

DŮM TECHNIKY ČSVTS PRAHA



MIKROPROCESOR Z 80 A JEHO APLIKACE

JAROSLAV TOMÁŠ HYN

PRAHA 1984

OBSAH

Úvod

I. MIKROPROCESOR Z80 A JEHO ARCHITEKTURA

I.1. Registry CPJ

I.2. Instrukční registr a řízení CPJ

I.3. Aritmeticko-logická jednotka ALJ

I.4. Z80 - tvar pouzdra, označení a funkce vývodů

I.5. Časování CPJ

-čtení z paměti a zápis

-požadavek uvolnění sběrnic a jeho potvrzení

-žádost o přerušení

-výstup ze stavu HALT

I.6. Adresovací způsoby

-bezprostřední adresování

-bezprostřední rozšířené adresování

-adresování modifikované stránky nula

-relativní adresování

-rozšířené adresování

-indexové adresování

-registrové adresování

-zahrnující registrové adresování

-nepřímé registrové adresování

-adresování bitů

I.7. Operační kody

-formáty dat a příkazů

-OP kódy ukládání a výměny

-OP kódy blokového přenosu a vyhledávání

-OP kódy aritmetických a logických příkazů

-OP kódy příkazů rotace a posunu

-OP kódy příkazů pro manipulaci s bity

-OP kódy příkazů pro skoky, volání a návrat

-OP kódy příkazů vstupu a výstupu

-OP kódy řídicích příkazů

I.8. Příznakové bity

I.9. Přerušení

-příjem požadavku na přerušení

-způsob 0

-způsob 1

-způsob 2

II. PODPŮRNÉ OBVODY SÉRIE Z80

II.1. Z80-P10

-význam a funkce jednotlivých vývodů

-nastavení P10

1. reset

2.vektor přerušení

3.volba operačního způsobu

4.řídicí slovo přerušení

II.2. Z80-SIO

-struktura obvodu

-význam a funkce jednotlivých vývodů

-řídicí registry SIO a jejich programování

II.3. Z80-CTC	58
-struktura obvodu	
-registr řízení kanálu	
-dělič	
-registr časové konstanty	
-sestupný čítač	
-logika řízení přerušení	
-význam jednotlivých vývodů	
-programování časovače Z80-CTC	
1. uložení řídicího slova kanálu do registru	
2. uložení datového slova časové konstanty do TC registru	
3. uložení přerušovacího vektoru do registru	67
II.4. Z80-DMA	
-struktura obvodu	
-význam jednotlivých vývodů	
-operační způsoby a třídy	
-nastavení DMA	
povelová slova	
řídicí slova	
přerušovací vektor	80
II.5. Z80-COMBO	
-struktura obvodu	
-příklad aplikace	83
II.6. Oddělovací zesilovače sběrnic	
-typy oddělovacích zesilovačů	89
III. KONCEPCE SKLADBY MIKROPOČÍTAČE	
-permanentní paměti ROM	
-operační paměti RAM	
-interface mikropočítače	
-vnitřní řízení	
-ovládání a indikace	
IV. INSTRUKČNÍ SOUBOR MIKROPROCESORU Z80	101
IV.1. Označení a význam jednotlivých příkazů	101
IV.2. Instrukční soubor znázorněný ve strojních cyklech	118
M1 až M5	
IV.3. Seznam instrukcí seřazených abecedně podle mnemonických příkazů assembleru	123
IV.4. Seznam instrukcí seřazených podle vzrůstajícího OP kodu	125
V. APLIKACE	127
V.1. Jednoduché jednodeskové mikropočítače	127
V.2. MC-CP/M mikropočítač s pamětí 64 KB	132
V.3. Monitor 4 KB	136
-další povely	
V.4. Provozní systém CP/M	145
1. GCP	
2. BDOS	
3. BIOS	
-organizace paměti provozního systému CP/M	
-pomocné prostředky a řídicí znaky CP/M	
-organizace diskety	

V.5. Sběrnice IEC	159
V.6. Rozhraní RS 232C - V.24	161
-proudová smyčka 20 mA	
-rozhraní CENTRONICS	
V.7. Paralelně-sériový převodník	167
V.8. CMOS-RAM jako simulátor paměti EPROM	169
V.9. Programátor paměti EPROM typu 2716 a 2732	171
V.10. Školní mikropočítač	173
 Obrázky a tabulky	 183

ÚVOD

Ještě dnes není dořešen spor odporníků firem Intel a Texas Instruments o tom, kdo vlastně vynalezl mikropočítač. Každopádně však lze pohlížet na Dr. Teda Hoffa jako na otce mikroprocesoru; tento muž - v době kdy firma Intel měla stejné problémy jako většina jiných výrobců polovodičových obvodů, tj. vyhovět potřebě trhu po specializovaných obvodech při nízkých výrobních nákladech - přišel na myšlenku zjednodušit centrální jednotku řídicího počítače PDP 8 (Digital Equipment) v její logické struktuře a integrovat výsledek na jediný čip. Tím chtěl dosáhnout redukce hardware, neboť pak by bylo možné potřebné funkce řídit programem uloženým v pevné paměti ROM, což se mu skutečně podařilo.

Parametry tohoto prvního procesoru vyplynuly ze zakázky od firmy Busicom (na obvody nasaditelné v programovatelném kalkulátoru), a sice čtyřbitová šířka slova pro zpracování čísel v kódu BCD, binární instrukce BCD a adresování až 16 desítkových míst. Procesor v konečné formě obsahoval cca 2300 tranzistorů a nesl název 4004; nicméně nebyla jím realizována představa objednatele. Kalkulátor byl osazen 12 jinými čipy o průměrné hustotě 2000 tranzistorů na čip.

V roce 1970 přichází k firmě Intel Federico Faggin - pozdější zakladatel a prezident fy Zilog - kde společně s Masatoshi Shimou počítač dokončuje. Busicom pracuje nyní již jen se čtyřmi čipy, které jsou známy jako "set" MCS-4. Nicméně jejich výroba je stále ještě příliš drahá. Proto - se souhlasem fy Busicom - je sada nabídnuta i jiným zájemcům (inzerátem z 15. Nov. 1971). Odezva je překvapující: do konce února 1972 je Intelem prodáno na 85 000 sad tohoto typu.

Avšak již v době prací na MCS-4 probíhá paralelně realizace projektu prvního osmibitového mikroprocesoru, typu 8008, a sice na objednávku fy Computer Terminals Corp. (nynější Datapoint) na LSI obvody pro inteligentní terminál 2200. Protože tento terminál je později realizován s obvody logiky TTL,

není jím procesor 8008 využit. Přesto však je v dubnu 1972 veřejnosti představen jako první osmibitový mikroprocesor na kanálu P s 45 instrukcemi a průměrnou rychlostí provádění instrukce 35 mikrosekund, a to v osmnáctivývodovém pouzdře DIL. Provozoschopný systém s 8008 vyžaduje však dalších 20 integrovaných obvodů TTL, ROM, RAM a v/v obvodů při možném adresování jen do 16 KB.

Pro mnohá nasazení jsou však procesory 4004 či 8008 příliš pomalé. Proto - zásluhou F. Faggina - přináší fa Intel na trh v dubnu 1974 jako standardní procesor typ 8080, který ještě dnes nachází své uplatnění. Je vyrobený technologií N-MOS, má prováděcí čas průměrně 2 μ s, proti 8008 má o cca 30 instrukcí navíc a adresuje 64 KB. Jako nevýhodu třeba uvést potřebu tří napájecích napětí, samostatného generátoru taktu a systémového řadiče (tři čipy tedy tvoří vlastní CPJ), jen jednoduché adresovací způsoby a nepohodlné přerušování. Není proto divem, že během let vznikají a uplatňují se další typy mikroprocesorů, například v roce 1976 typ 8085. Ten svým jedním čipem představuje CPJ, má jen jedno napájecí napětí a navíc sériový vstup a výstup. Současně - výsledkem práce M. Shimy a zásluhou F. Faggina u nově založené firmy Zilog - vzniká mikroprocesor Z80, který ve své instrukční a přerušovací struktuře vykazuje podstatná zlepšení proti rodině 8080. Nelze ovšem ani opomenout typ 6502 (vylepšená verze typu 6800 Motorola p. Paddlem, s mnoha adresovacími způsoby), který v roce 1978 byl nejvíce prodáváným mikroprocesorem.

U různých výrobců polovodičů postupem času vznikají různé typy mikroprocesorů, a dokonce i jednočipové mikropočítače. V současné době lze čítat něco kolem stovky odlišných typů mikroprocesorů /26/, přičemž osmibitové typy převažují, i když dnes se do středu pozornosti dostávají šestnáctibitové mikroprocesory (Intel-8086, Zilog-Z8000, Motorola-68000, National Semiconductor-16000). Ne bez perspektivy jsou i nízkopříkonové verze osmibitových standardů v technologickém provedení C-MOS, jako jsou např. 80C85, 6301, NSC 800 atd.

Nicméně sledujeme-li produkci komerčních výrobků osobních a domácích mikropočítačů, zjistíme, že ze světově uznávaných standardů v drtivé většině jsou nasazovány mikroprocesory typu Z80 a Sy 6502. Vzhledem k tomu, že v NDR se vyrábí analogon typu Z80 (U880D), jakož i hlavní podpůrné obvody PIO, SIO a CTC (U855D, U856D a U857D), je nasnadě, že budou dosažitelné i u nás k případným aplikacím.

Následující obsah je tedy zaměřen na seznámení s vlastnostmi mikroprocesoru Z80 a jeho podpůrných obvodů, instrukčního souboru, koncepcí mikropočítačů jakož i příkladů aplikací; to vše pro potřeby potencionálního uživatele.

I. MIKROPROCESOR Z80 A JEHO ARCHITEKTURA

Blokové schéma na obr. 1 znázorňuje v hrubých rysech vnitřní architekturu mikroprocesoru Z80, tvořícího - na rozdíl od μP 8080 - v jednom čipu tzv. centrální (základní) procesorovou jednotku. (U mikroprocesoru 8080 je CPJ - centrální procesorová jednotka - totiž tvořena třemi čipy, tj. vlastním μP 8080, dále generátorem taktu 8224 a posléze systémovým kontrolorem 8228.) Avšak nejen z tohoto hlediska, ale i m.j. počtem registrů představuje mikroprocesor Z80 vyšší vývojový stupeň při zachování softwareové kompatibility směrem nahoru.

I.1. Registry

CPJ - centrální procesorová jednotka - komentovaného mikroprocesoru obsahuje 208 bitů paměti RAM, jež jsou přístupny programátorovi. Na obr. 2 je zachyceno, jak tato statická paměť je uspořádána do osmnácti osmibitových registrů a čtyři šestnáctibitové registry. Z obr. 2 je patrné, že 16 osmibitových registrů se dělí ve dvě v podstatě shodné skupiny víceúčelových registrů, které mohou být individuálně využívány buď samostatně jako osmibitové, či párovane jako šestnáctibitové. Zbývající registry jsou určeny pro speciální používání; jsou to:

- a) programový čítač PC (program counter). V tomto registru je uložena šestnáctibitová adresa běžné instrukce přečtené z operační paměti. Programový čítač je automaticky inkrementován o jedničku (tzn. v něm obsažená adresa je zvětšena o "+1") po vyslání jeho obsahu na adresovou sběrnici. Je-li v zpracovávaném programu předepsán skok, pak při jeho dekódování je adresa tohoto skoku automaticky zapsána do PC při současném přepsání inkrementované. Při iniciaci (reset) ukládá se do PC adresa 0000H jako počáteční
- b) ukazatel zásobníku SP (stack pointer). Ukazatel zásobníku obsahuje šestnáctibitovou adresu vrcholu zásobníku umístěného kdekoli v operační paměti RAM. Tato zásobníková část

paměti je organizována způsobem LIFO (last in - first out). Data mohou být zapsána do zásobníkové (= zápisníkové = sklípkové) paměti z registrů CPJ či převzata ze zásobníku do registrů CPJ provedením příkazů PUSH či POP. Data vyňatá ze zásobníku jsou vždy ta poslední data, která byla předtím do zásobníku uložena. Zásobník tedy dovoluje jednoduchou implementaci mnohoúrovňového přerušování, neomezený počet vyvolaných podprogramů jakož i zjednodušení mnohých typů manipulací s daty

- c) dva indexové registry (IX a IY). Dva nezávislé indexové registry obsahují šestnáctibitovou základní adresu, která je použita při tzv. indexovaném adresování. Při tomto způsobu je indexový registr použit jako základna k označení oblasti v operační paměti, do níž mají být data ukládána či z níž mají být snímána. V indexové instrukci je obsažen přídatný byte (slabika, široká 8 bitů), specifikující tzv. displacement základny. Displacement je vyjádřen jako dvojkový komplement celého čísla se znaménkem; uvedeným způsobem lze značně zjednodušit sestavu programu, zvláště obsahuje-li tabulky dat
- d) registr adresy přerušování I (interrupt page address register). Mikroprocesor může pracovat způsobem, v němž nepřímé volání po kterékoliv paměťové buňce může být dosaženo jako odezva na přerušování. Registr I je použit pro tento účel pro uložení horních osmi bitů nepřímé adresy, zatímco zařízení (jež vzneslo požadavek na přerušování) poskytuje dolních osm bitů. Tak je umožněno dynamické umístění přerušovacích rutin kdekoli v operační paměti při minimálním přístupovém čase k rutině
- e) osvěžovací registr paměti R (memory refresh register). Mikroprocesor obsahuje osvěžovací čítač dovolující použít dynamické paměti stejným způsobem jako statické. Tento sedmibitový registr je automaticky inkrementován (tj. k jeho obsahu je přičtena +1) po každém zachycení instrukce (instruction fetch). Obsah osvěžovacího registru je vysílán na dolní část adresové sběrnice s řídicím signálem RFSH,

zatímco CPJ dekoduje a provádí zachycenou instrukci. Tento způsob osvěžování obsahu dynamických pamětí nezpomaluje činnost CPJ. Programátor může použít registr R k testovacím účelům; běžně se však programově nevyužívá

- f) střadač A (accumulator) a příznakový registr F (flag register). CPJ obsahuje dva nezávislé osmibitové střadače (A a A') a dva přidružené osmibitové příznakové registry (F a F'). Střadač obsahuje výsledky aritmetických či logických operací, zatímco příznakový registr F indikuje specifické podmínky osmi či šestnáctibitových operací, jako např. zda výsledek určité operace je či není roven nule. Programátor má možnost volby, s kterým párem registrů chce pracovat (A+F či A' + F'), dále pak jejich záměnu - jednou instrukcí - takže může používat snadno kterýkoliv pár

Víceúčelové registry B, C, D, E, H a L

CPJ obsahuje dvě skupiny rovnocenných registrů; každá skupina obsahuje šest osmibitových registrů, jež mohou být individuálně použity jako osmibitové, či v párech BC, DE či HL jako šestnáctibitové. Programátor může použít kteroukoliv skupinu registrů; obvykle však používá první skupinu, zatímco druhou vyhrazuje pro nasazení v systémech, kde se požaduje rychlá odezva na přerušení.

Jediným příkazem změny lze přejít na registry druhé skupiny. Tato možnost velmi redukuje obslužný čas přerušovací rutiny vypuštěním použití zásobníku pro uchování a přečtení obsahu registrů, nutného u každého podprogramu. Rovněž lze využívat jedné skupiny registrů jako neobsáhlé paměti RAM, a to u průmyslově nasazených systémů řízených jednouúčelovým programem z pevné paměti ROM.

I.2. Instrukční registr a řízení CPJ

V blokovém schématu mikroprocesoru Z80 na obr. 1 nacházíme kromě již zmíněných speciálních a víceúčelových registrů

jako samostatnou část též tzv. instrukční registr, na nějž logicky navazuje dekodér instrukcí a řídicí jednotka CPU. Úkolem instrukčního registru je uložení instrukce zachycené (přečtené) z operační paměti a její předání do dekodéru, kde je rozšifrována = dekodována.

Řídicí jednotka provádí uvedené funkce a generuje příslušné řídicí signály, potřebné pro přenos dat z či do registrů, z paměti či periférií do mikroprocesoru a opačně, pro obsluhu jednotlivých vstupně-výstupních linek, pro ovládání ALJ - aritmeticko-logické jednotky apod.

I.3. Aritmeticko-logická jednotka ALJ

Osmibitové aritmetické a logické instrukce jsou prováděny v aritmeticko-logické jednotce mikroprocesoru. ALJ vnitřně komunikuje se všemi registry prostřednictvím vnitřní datové sběrnice. Dále ALJ je schopna provádět následující typy funkcí: sčítání, odečítání, logický součet a součin, logické exkluzivní nebo, srovnávání, levostrannou či pravostrannou rotaci či posuv (aritmetický a logický), inkrementaci, dekrementaci (snižování o -1), nahazování, mazání (=nulování) a testování bitu.

I.4. Z80 - tvar pouzdra, označení a význam jeho vývodů

Mikroprocesor Z80 je zapouzdřen do standardního čtyřicetivývodového pouzdra DIL (dual in line package), obdobně jako u nás již známý uP MHB 8080. Na obr. 3a je naznačeno systémové přiřazení funkcí jednotlivým vývodům, na obr. 3b pak označení jednotlivých vývodů vlastního pouzdra.

Dále uvádím význam jednotlivých označení:

A0 až A15 - adresová sběrnice o šířce šestnácti bitů, třístavová, aktivní v jedničce. Sběrnice adresuje paměť až do 64 Kbytů, nebo - dolními osmi bity - 256 vstupních či výstupních bran. Během osvěžovacího intervalu objevuje se na dolních sedmi bitech platná osvěžovací adresa dynamických pamětí

DO až D7 - datová sběrnice o šířce osmi bitů, třístavová, aktivní v nule. Umožňuje výměnu dat mezi CPJ a pamětí či vstupně-výstupními zařízeními

$\overline{M1}$ - strojní cyklus jedna (machine cycle one) - výstup, aktivní v nule, indikující počátek právě probíhajícího instrukčního cyklu, tj. zachycení instrukce (instruction fetch). Během provádění dvouslabikového operačního kódu je $\overline{M1}$ generován při zachycení každé operační slabiky. Tyto operační dvouslabikové kódy vždy začínají s CBH, DDH, EDH nebo FDH. $\overline{M1}$ se objeví též na počátku signálu $\overline{IORQ}$, čímž indikuje cyklus potvrzení přerušení

$\overline{MREQ}$ - požadavek paměti (memory request) - třístavový výstup, aktivní v nule, indikující, že na adresové sběrnici se nachází platná adresa pro čtení či zápis do paměti

$\overline{IORQ}$ - požadavek V/V (input/output request) - třístavový výstup, aktivní v nule, indikující, že dolní polovina adresové sběrnice obsahuje platnou v/v adresu pro vstupně-výstupní operaci čtení či zápisu. Signál $\overline{IORQ}$ je také generován, spolu se signálem $\overline{M1}$, jestliže je potvrzen požadavek přerušení, a to za účelem indikace, že přerušovací vektor může být umístěn na datovou sběrnici. Operace potvrzení přerušení se objeví v intervalu $\overline{M1}$, kdy nejsou přípustné v/v operace

$\overline{RD}$ - čtení z paměti (memory read) - třístavový výstup, aktivní v nule, indikující, že CPJ chce číst data z paměti nebo vstupně-výstupních zařízení

$\overline{WR}$ - zápis do paměti (memory write) - třístavový výstup, aktivní v nule, indikující, že na datové sběrnici mikroprocesoru jsou platná data, jež mají být uložena do adresované paměti nebo vstupně-výstupního zařízení

RPSH - osvěžení (refresh) - výstup, aktivní v nule, indikující, že dolních sedm bitů adresové sběrnice obsahuje osvěžovací adresu pro dynamické paměti. Bit A7 obsahuje úroveň logické nuly, A8 až A15 je při signálu RPSH nositelem obsahu registru I

HALT - stav HALT - výstup, aktivní v nule, indikující, že CPJ provedla programovou instrukci HALT a vyčkává na nemaskovatelné či maskovatelné přerušení. Za stavu HALT provádí CPJ instrukce NOP za účelem udržení kontinuity osvěžovacích signálů RPSH

WAIT - stav vyčkávání - vstup, aktivní v nule. Oznamuje procesoru, že adresovaná paměť nebo v/v zařízení není připraveno pro přenos dat. CPJ zařazuje stav vyčkávání tak dlouho, pokud na vstupu WAIT je úroveň logické nuly. Tehdy však není generován osvěžovací signál RPSH. Pomocí signálu WAIT je umožněna synchronizace pomalejších pamětí či v/v zařízení; WAIT lze využít též pro krokování

INT - požadavek přerušení (interrupt request) - vstup, aktivní v nule. Signál INT, s úrovní logické nuly, je generován v/v zařízením. Signál je akceptován procesorem na konci instrukčního cyklu, pokud byl vnitřní klopný IFF programově řízený, uvolněn, a pokud není aktivní signál BUSRQ. Je-li požadavek přerušení akceptován, vyšle CPJ - během intervalu M1 - potvrzující signál IORQ, a to na začátku příštího instrukčního cyklu. Procesor reaguje na požadavek přerušení jedním ze tří možných způsobů, které budou popsány později

NMI - nemaskovatelné přerušení (non maskable interrupt) - vstup, aktivní v nule, reagující na sestupnou hranu. Má vyšší prioritu než INT a je vždy akceptován na konci běžné instrukce, a to bez ohledu na stav vnitřního klopného obvodu IFF. NMI způsobí automatický skok CPJ na adresu 0066H, nesmí se však vyskytovat signál BUSRQ

RESET - výchozí stav - vstup, aktivní v nule, iniciující CPJ. Iniclace spočívá ve vynulování programového čítače PC, rovněž tak i registru I a R, dále v uzavření vnitřního klopného obvodu IFF a volbě přerušovacího způsobu "0" (viz dále). Během iniciace přechází adresová a datová sběrnice do vysokoimpedančního stavu a rovněž ostatní řídicí signály jsou inaktivní včetně osvěžovacího (proto při použití dynamických pamětí musí mít nulovací signál RESET definované maximální trvání tak, aby nedošlo k výpadku RFSH z min. periody 2 ms)

BUSRQ - požadavek sběrnice (bus request) - vstup, aktivní v nule. Přes tento vstup je signálem s úrovní logické nuly požadován přístup na sběrnice CPJ. Pak je možné externě komunikovat s pamětmi či v/v zařízeními bez účasti procesoru; všechny třístavové výstupy CPJ pak jsou ve vysokoimpedančním stavu

BUSAK - potvrzení sběrnice (bus acknowledge) - výstup, aktivní v nule, indikující žadateli, že sběrnice jsou ve vysokoimpedančním stavu a tudíž volné k použití externě. Při BUSAK je osvěžovací signál potlačen

Φ - jednofázový systémový takt procesoru. Pro CPJ typu Z80 činí max 2 MHz, pro Z80A max 4 MHz a pro Z80B 6 MHz. Vstup musí být opatřen rezistorem 330R připojeným na napájecí napětí +5 V; tím je zajištěno buzení vstupu z běžných hradel série TTL

I.5. Časování CPJ

Centrální procesorová jednotka provádí jednotlivé instrukce programu tak, že krokuje vždy definovanou sestavou několika základních úkonů. Tyto obsahují např. zápis do paměti či čtení z paměti, zápis do v/v zařízení či čtení z v/v zařízení a potvrzení přerušení. Všechny instrukce jsou tedy toliko různé sledy základních operací, kde každá z nich vyžaduje tři až šest taktů ke kompletaci, popřípadě více k synchronizaci CPJ s pomalejším zařízením, jako třeba pamětmi či perifériemi.

Hodinový takt mikroprocesoru je dán použitým kmitočtem generátoru taktu - T_1 ; základní operace je představována strojním cyklem - M_1 . Závislost mezi hodinovými takty (T state) a strojními cykly (machine cycles), tvořícími dohromady jeden instrukční cyklus, přináší obr. 4. První strojní cyklus M_1 každé instrukce představuje zachycení operačního kódu instrukce (jež má být provedena) - OP code fetch a sestává ze 4 až 6 taktů - pokud není prodloužen signálem WAIT. Následující strojní cykly $M_2, M_3, \dots$ způsobí přenos dat mezi CPJ a pamětí či v/v zařízením a sestávají ze tří až pěti taktů, které taktéž mohou být prodlouženy.

Všechny časovací průběhy práce mikroprocesoru mohou být rozloženy do poměrně jednoduchých diagramů - viz dále uvedená vyobrazení, kde jsou zakresleny průběhy základních operací bez i s vyčkávacími stavy WAIT.

Na obr. 5 je zachyceno časování pro strojní cyklus M_1 , při němž - jako již bylo předesláno - je sejmuto operační kód instrukce (tzn. vlastní instrukce určená k provedení). Přitom je obsah programového čítače umístěn na adresovou sběrnici, a to při samém začátku cyklu M_1 . O polovinu periody taktu později stává se aktivním signál $\overline{MREQ}$. A protože ve stejném okamžiku je již adresa na sběrnici stabilizována, lze použít sestupné hrany pulsu $\overline{MREQ}$ přímo jako uvolňovacích hodin čipů dynamických pamětí. Rovněž signál $\overline{RD}$ se stává aktivní, čímž indikuje připravenost paměťových dat k předání na datovou sběrnici. CPJ přebírá data z paměti na datovou sběrnici s nástupnou hranou hodinového (taktovacího) pulsu T_3 a tatož hrana pulsu je použita k inaktivaci signálů $\overline{MREQ}$ a $\overline{RD}$. Stav T_3 a T_4 cyklu M_1 je použit k osvěžování dynamických pamětí. Současně v tomto čase CPJ dekoduje zachycenou instrukci; během T_3 a T_4 tedy A_0 až A_6 obsahuje osvěžovací adresu dynamických pamětí, danou stavem vnitřního čítače CPJ, při současné aktivaci signálu $\overline{RFSH}$. Tehdy je opět aktivní signál $\overline{MREQ}$ pro společné použití s $\overline{RFSH}$; samotného $\overline{RFSH}$ nelze použít, neboť stabilita osvěžovací adresy je výrobcem zaručena pouze během trvání pulsu $\overline{MREQ}$.

Na obr. 6 je znázorněno, jak se cyklus M1 prodlouží, jestliže je aktivován signál WAIT. Během taktu T2 (a každého následující Tw) prověřuje CPJ vstup WAIT, a to v okamžiku sestupné hrany taktu ϕ . Jestliže je tento vstup v tomto okamžiku aktivní, tj. s úrovní logické nuly, pak CPJ zavede (další) vyčkávací stav Tw pro další takt cyklu. Použití této techniky dovoluje vyrovnat se i s delšími přístupovými časy některých pamětí, a to právě zmíněným prodloužením strojního cyklu (a tím též i instrukčního cyklu).

Čtení z paměti a zápis

Obr. 7 znázorňuje časovací diagram při cyklech čtení a zápisu do paměti. Oba cykly sestávají ze tří taktů, pokud ovšem nejsou zařazeny vyčkávací stavy Tw. Signály $\overline{\text{MREQ}}$ a $\overline{\text{RD}}$ mají stejný průběh jako u strojního cyklu M1; při zápisu je signál $\overline{\text{MREQ}}$ opět aktivní po ustálení adresy, takže může být použit jako uvolňovací pro čipy dynamických pamětí. Signál $\overline{\text{WR}}$ je též aktivní po ustálení dat na sběrnici, takže může být použit přímo jako $\text{R}/\overline{\text{W}}$ puls ke skutečně každému typu polovodičových pamětí. Mimoto signál $\overline{\text{WR}}$ se stává inaktivní (neúčinný) v polovině periody taktu T3, tedy dostatečně dlouho před tím, než se může měnit adresa a data; nemůže tedy dojít k překrývání obsahů sběrnic, a tím ke konfliktům.

Na obr. 8 je zachycen časovací diagram stejných cyklů, tj. cyklů čtení a zápisu, avšak prodloužených o vyžádané vyčkávací stavy Tw. Operace prodloužení je identická s popisem u obr. 6. K obr. 8 však třeba podotknout, že ačkoliv jak cyklus čtení, tak i cyklus zápisu jsou znázorněny samostatně, vždy se vyskytují pohromadě s jinými cykly.

Čtení z v/v zařízení a zápis

Obr. 9 přináší časovací diagram vstupně-výstupních cyklů, tj. cyklů pro čtení z v/v zařízení a pro zápis z v/v zařízení. Vyčkávací stav Tw^+ , nacházející se za T2, je procesorem automaticky vkládán. To proto, že doba mezi okamžikem aktivace signálu $\overline{\text{IORQ}}$ a okamžikem, kdy procesor prověřuje úroveň vstu-

pu WAIT, je velmi krátká, a tak bez tohoto vyčkávacího stavu by nebyl dostatek času pro dekódování adresy v/v zařízení, a rovněž tak i k aktivaci vstupu WAIT, pokud je požadován běžný vyčkávací stav T_w . Jinými slovy, bez tohoto - vnitřně zavedeného taktu T_w^+ - by nebylo možné využít plné rychlosti mikroprocesoru. Během operace čtení z v/v zařízení je použit signál RD k uvolnění adresované brány (portu) na datovou sběrnici, stejně jako v případě čtení z paměti. Pro operaci zápisu do v/v zařízení je použit signál WR jako aktivující v/v bránu, a sice jeho nástupní hranou.

Obr. 10 zobrazuje průběh prodloužených cyklů komunikace se vstupně-výstupními zařízeními o vyčkávací stavy T_w . (T_w^+ vložen procesorem, takt T_w zařazen na základě vnějšího požadavku.)

Požadavek uvolnění sběrnice a jeho potvrzení

Následující diagram na obr. 11 zachycuje průběh časování cyklu při požadavku uvolnění sběrnice a jeho potvrzení (bus request/acknowledge cycle). Signál BUSRQ je prověřován procesorem s nástupní hranou posledního taktu každého strojního cyklu M . Je-li BUSRQ aktivní, pak procesor uvede svou datovou a adresovou sběrnici jakož i další třístavové řídicí výstupy do vysokoimpedančního stavu, a sice s nástupní hranou následujícího hodinového pulsu - taktu T_x . Od tohoto okamžiku může používat kterékoliv externí zařízení sběrnice mikroprocesoru pro přenos dat mezi v/v a pamětí. Čas odezvy na požadavek uvolnění sběrnice tedy se rovná maximálně době jednoho strojního cyklu; použití sběrnice - při defacto odpojeném procesoru - není časově omezeno. Ukončení požadavku prověřuje procesor obdobným způsobem, tzn. že zjišťuje, zda je signál BUSRQ ještě aktivní. Není-li již tomu tak, pak po uplynutí následujícího taktu jsou sběrnice jakož i řídicí linky opět připojeny k procesoru.

Při použití popsaného přímého přístupu k paměti (při odpojeném procesoru) je nutno zajistit externím řadičem osvěžo-

vání paměti - pokud v daném systému jsou instalovány dynamické paměti. V komentovaném cyklu nemůže dojít k přerušení činnosti CPJ ani signály $\overline{NMI}$ či $\overline{INT}$.

Žádost o přerušení

Na obr. 12 je zakreslen průběh cyklu žádosti o přerušení a jeho potvrzení. Statický vstup $\overline{INT}$ je prověřován ke konci kterékoliv instrukce s nástupní hranou posledního hodinového pulsu - stavu (taktu) T. Pokud je přerušovací klopný obvod (vnitřní - IFF) ve stavu "1" a současně není-li signál $\overline{BUSRQ}$ aktivní, je generován speciální strojní cyklus $\overline{MI}$. Přitom je k signálu $\overline{MI}$ přidán signál $\overline{IORQ}$ místo obvyklého $\overline{MREQ}$, a to k indikaci perifernímu zařízení (jež požadavek na přerušení vyvolalo), že může vložit na datovou sběrnici osmibitový přerušovací vektor. Signál $\overline{IORQ}$ tedy potvrzuje přijetí žádosti o přerušení. Ve speciálním strojním cyklu $\overline{MI}$ jsou zařazeny procesorem dva vyčkávací stavy T_w^+ umožňující - v dostatečném čase - přečtení přerušovacího vektoru.

Procesor Z80 reaguje na tři druhy přerušení. Při způsobu "0" (mod "0") pracuje stejně jako mikroprocesor 8080. Při způsobu "1" provádí CPJ vždy restart na adresu 38H, což má stejný účinek jako provedení instrukce RST 7. Způsob "2" představuje nejúčinnější přerušovací prostředek: sedmibitový vektor ve spojení s obsahem registru I umožňuje provést přerušení na libovolné místo v paměti.

Nejvýznamnějších osm bitů je sejmuto z registru I, nejnižších sedm bitů z datové sběrnice, přičemž bit 0 (první) je uvažován jako nula. Tak je pevně určena adresa, která může začínat jen na sudých buňkách paměti. Tam se nalézá tabulka adres, a CPJ si tak vybírá další dva bity z paměti - tvořící novou adresu - jež je interpretována jako startovací pro přerušovací rutinu.

Obr. 13 přináší průběh cyklu žádosti o přerušení, prodloužený o další (z vnějšku vyžádaný) vyčkávací stav T_w .

Předposlední ukázka průběhu časování mikroprocesoru Z80 zachycuje cyklus nemaskovatelného přerušení (NMI - non maskable interrupt), obr. 14. Impuls na vstupu $\overline{\text{NMI}}$ nahodí vnitřní klopný obvod NMI, jehož stav je testován procesorem ke konci každé instrukce. Obvod NMI je prověřován ve stejném okamžiku jako přerušovací vstup $\overline{\text{INT}}$; proti němu má však prioritu a nemůže být vyřazen z funkce programově. Jeho obvyklou funkcí je zajistit okamžitou odezvu na důležité signály, jako např. na signál oznamující výpadek sítě. Odezva procesoru je obdobná jako při cyklu čtení, avšak s tím rozdílem, že obsah datové sběrnice je ignorován. Procesor automaticky ukládá adresu programového čítače do zásobníkové paměti a skáče na adresu 0066H; ošetřovací rutina nemaskovatelného přerušení pak musí pochopitelně začínat na této adrese.

Výstup ze stavu HALT

Kdykoliv je procesorem vykonávána programová instrukce HALT, pak CPU provádí tzv. prázdné instrukce NOP do té doby, než je přijat požadavek přerušení. (Instrukce NOP umožňují aktivaci osvěžovacího signálu $\overline{\text{RFSH}}$, zatímco procesor je "zastaven"). Oba přerušovací vstupy $\overline{\text{INT}}$ a $\overline{\text{NMI}}$ jsou prověřovány procesorem při nástupní hraně hodinového impulsu v každém taktu T4. Je-li jeden z nich aktivní a uvolňovací klopný obvod přerušení IFF je nahozen, pak je stav HALT ukončen při příštím nástupní hraně hodinového impulsu T1. Následující cyklus je cyklem přerušení - odpovídající typu potvrzeného přerušení. (Byly-li zachyceny v současný okamžik požadavky na oba typy přerušení, pak NMI má přednost.) Každý cyklus prováděný za stavu HALT je typově shodný se strojním cyklem $\overline{\text{M1}}$, ovšem s tím rozdílem, že data přečtená z paměti jsou ignorována a procesoru je vnitřně vnucena instrukce NOP. Za programového stavu HALT je výstup $\overline{\text{HALT}}$ aktivní v nule.

I.6. Adresovací způsoby

Jednou z výhod mikroprocesoru Z80-CPU je větší počet adresovacích způsobů, který jej řadí mezi skutečně univerzální

a výkonné procesory. Adresovací způsoby jsou následující:

1. bezprostřední adresování (immediate addressing)
2. bezprostřední rozšířené adresování (imm.extended addr.)
3. adresování modifikované stránky nula (modified page-zero addressing)
4. relativní adresování
5. rozšířené adresování (extended addr.)
6. indexové adresování (indexed addr.)
7. registrové adresování (register addr.)
8. zahrnující registrové adresování (implied register addr.)
9. nepřímé registrové adresování (indirect register addr.) a
10. adresování bitů (bit addressing)

A nyní k jednotlivým způsobům:

Bezprostřední adresování

Při tomto adresovacím způsobu obsahuje slabika, následující operační kód v paměti, aktuální operand, tedy

OP kód

 } jeden nebo dvě slabiky

operand

d7 d0

Příklad: operační kód pro instrukci ADD A, n je v šestnáctkovém vyjádření C6. Uvažujme, že střadač před provedením operace obsahuje A7 a dále, že operační kód C6 se nachází v paměťovém místě 0600H, a tudíž operand n v místě 0601H s obsahem třeba 07H. Po provedení instrukce ADD A zvětší se obsah střadače A o obsah slabiky bezprostředně následující za instrukcí, tedy $A = A7 + 07 = AE$.

Bezprostřední rozšířené adresování

Při tomto adresovacím způsobu je operand následující za operačním kódem dvouslabičný, přičemž bezprostředně se nacházející slabika (první) za OP kódem obsahuje nižší řád operandu, druhá pak vyšší řád operandu. Jedná se tedy o rozšíření na šestnáctibitový operand.

Příklad: operační kód pro instrukci LD HL, nn je v šestnáctkovém vyjádření 21, nachází se na místě 0400H v paměti. Do registrového páru HL se má vložit šestnáctibitové slovo, třeba 3D6FH, které - ve dvou po sobě následujících slabikách - tvoří operand nn takto:

0400H	21	(OP kód)
0401H	6F	(nižší slabika)
0402H	3D	(vyšší slabika)

Adresování modifikované stránky nula

Mikroprocesor Z80 má speciální jednobytové (jednoslabikové) instrukce volání (call) do kteréhokoliv z určených osmi míst v nulté stránce paměti (tj. v bloku prvních 256 adres paměti počínaje 00H). Příkladem tohoto adresovacího způsobu je instrukce restartu RST p, která - v závislosti na operandu p, realizuje předání obsahu programového čítače do zásobníkové paměti (kvůli návratu) a jeho naplnění jednou z osmi adres nulté stránky. Adresy jsou následující: 0000H, 0008H, 0010H, 0018H, 0020H, 0028H, 0030H a 0038H.

Význam instrukce používající uvedeného adresovacího způsobu spočívá v tom, že dovoluje jedinou slabikou určit šestnáctibitovou adresu, na níž se nachází volaná obslužná rutina.

Příklad: Operační kód pro instrukci RST, 08 je v šestnáctkovém vyjádření CF. Je-li třeba na adrese 1C00, pak po jejím provedení je:

1. uložena tato adresa do ukazatele zásobníku (stack pointer), a to horní byte 1C do buňky "SP-1", dolní byte 00 do "SP-2"
2. do programového čítače vložena dvoubytová adresa 0008H obslužné rutiny a pak provedena
3. po ukončení obslužné rutiny následuje návrat do hlavního programu, a to přečtením "odložené" adresy ze zásobníku (tj. 1C00), připočítání k ní jedničky (tj. 1C01) a na takto získané následné adrese pak již mikroprocesor pokračuje.

Relativní adresování

Relativní adresování používá jeden byte dat, následující za OP-kódem, k určení doplňku (displacement) D vymezujícího adresu skoku. Displacement je vždy representován jako dvojkový komplement se znaménkem, takže jeho binární hodnota se pohybuje mezi 1000 0000 a 0111 1111 (tj. 80H až 7FH, či desítkově -128_{10} až $+127_{10}$). Adresa skoku se pak rovná adrese instrukce zvětšené o upravený doplněk, tj. $A-126$ až $A+129$ - podle hodnoty doplňku, obecně tedy $A_{sk} = A_{inst} + 2 + displ.$

Příklad: podle programu

1C00	18	...JR,e
1C01	06	...e=displ.= +6
1C02	XX	
.	.	
.	.	
.	.	
1C08	C6	...ADD A,A1
1C09	A1	...konstanta A1
1C0A	76	...stop

musí uP provést nepodmíněný skok na adresu $1C00 + 02 + 06 = 1C08$; čehož důkazem po provedení je vykonání již citované instrukce C6 ukládající do vynulovaného střadače informací ALH.

Vzhledem k tomu, že instrukce skoku je dvoubytová, musí programový čítač před jeho provedením 2x inkrementovat (jednou $1C00+1$, podruhé $1C01+1$); odtud je tedy odvozena výše uvedená a až do tohoto okamžiku nevysvětlená dvojka v sumě, tvořící konečnou adresu daného skoku.

Rozšířené adresování

Instrukce používající způsobu rozšířeného adresování (jedno či dvouslabičné) využívají dvou osmibitových slabik nn k vytvoření šestnáctibitové adresy, popřípadě šestnáctibitového operandu.

Typické schéma instrukce s rozšířeným adresováním má tvar:

OP kód	jedna nebo dvě slabiky
--------	------------------------

adresa nebo operand nižšího řádu	n1
-------------------------------------	----

adresa nebo operand vyššího řádu	n2
-------------------------------------	----

Příklad: instrukce uložení obsahu paměťových míst nn do střadače A (= LD A, (nn)) je typickou ukázkou rozšířeného adresování. Její zápis v programu by mohl vypadat třeba takto:

1COA 3A ...operační kód pro LD A, (nn) zapsaný
na adrese 1COAH

1COB 20 ..., kde 20 představuje n1

1COC 1E ..., kde 1E představuje n2,

takže obsah paměťové buňky, který má být vložen do střadače, se nachází na adrese 1E20H; n1 a n2 jsou ukazatelem místa v paměti.

Indexové adresování

Tento způsob adresování používá dva šestnáctibitové registry IX a IY a hodnoty doplňku (displ.) - následujícího za OP kódem - k vyjádření skutečné adresy místa v paměti.

Schéma instrukce:

OP kód	}	vždy dvouslabičný určující jeden z obou registrů
OP kód		
displ.		

Typickou ukázkou instrukce s indexovým adresováním je uložení do střadače obsahu paměťového místa, určeného obsahem indexového registru a doplňku displ.

Indexové adresování velmi zjednodušuje programování používáním tabulek dat, kdy indexový registr (IX nebo IY či oba) označuje počátek každé tabulky. Adresování je relokační - stejně jako již komentované relativní adresování.

Příklad: instrukce LD (IX+d), A znamená uložení obsahu střadače A do paměťové buňky označené obsahem IX a doplňku;

v rozpěsání pak:

```
1030 DD ...OP kód pro LD IX+d, A
1031 77 ...OP kód pro LD IX+d, A
1032 05 ...doplňek = 05H
```

Obsahuje-li střadač třeba 3FH a registr IX 2000H, pak po provedení daného úseku programu bude hodnota 3FH uložena do paměťové buňky 2000 + 05 = 2005H.

Registrové adresování

Mnohé operační kódy mikroprocesoru Z80 obsahují informační bity, jež určují, který z registrů CPJ má být použit pro vykonání instrukce. Typickou ukázkou registrového adresování je instrukce přenosu dat mezi různými registry procesoru - LD r, r' - kde za r či r' mohou být dosazeny registry A, B, C, D, E, H nebo L. Jednoslabičný operační kód má obecně tvar

0	I	X	X	X	X	X	X
---	---	---	---	---	---	---	---

, kde X = 0 nebo 1

$\underbrace{\hspace{1.5cm}}_{r} \quad \underbrace{\hspace{1.5cm}}_{r'} \quad D_7 \quad \quad \quad DO$

Příklad: tříbitový kód registru D je 010, a registru E je 011. Operační kód pro uložení obsahu registru E do registru D bude mít tedy tvar: 0 1 0 1 0 0 1 1, což v šestnáctkovém vyjádření je: 53H.

Zahrnující registrové adresování

V zahrnujícím adresovém způsobu používá se speciálních instrukcí, jež automaticky zahrnují jeden nebo více registrů CPJ mezi nositele operandu. Patří sem třeba aritmetické instrukce, u nichž je vždy střadač A (registr CPJ) uchovatelem výsledku. Jiným příkladem tohoto typu speciální instrukce je třeba LD R, A; to je instrukce, která ukládá obsah střadače do osvěžovacího registru paměti.

Nepřímé registrové adresování

Tento způsob adresování specifikuje šestnáctibitový registrový pár procesoru k použití jako ukazatele kteréhokoliv místa v paměti; používá se k přenosu dat mezi procesorem a paměťovým místem, určeným obsahem zvoleného registrového páru. Typickou ukázkou je instrukce uložení obsahu střadače A do paměťové buňky, určené obsahem registrového páru DE - LD (DE), A. (Označení kteréhokoliv registru kulatými závorkami v mnemotechnickém tvaru znamená, že se vždy jedná o paměťové místo, a že obsah výrazu v kulatých závorkách je vždy jen ukazatelem!) Nepřímé registrové adresování dovolu-uje jednoduchý přístup k jakékoliv buňce paměti. Instrukce přesunu bloku a hledání mikroprocesoru Z80 jsou extenzí uvedeného adresovacího způsobu, kde je přidána automatická inkrementace, dekrementace či porovnávání.

Adresování bitů

Mikroprocesor Z80 má mj. větší počet instrukcí, dovolující nahazovat, nulovat či testovat kterýkoliv bit v kterémkoliv registru CPJ či paměťovém místě.

Operační kód má obecně tvar:

$\overline{\text{X X X X X X X}}$	...OP kód
$\overline{\text{O I X X X X X X}}$	...operand

kde b = třímístný b r
kód bitu, tj. 000 až III a
r = třímístný kód registru.

Pokud se manipulace s bity (s bitem) týká některé paměťové buňky, pak se používá indexového či nepřímého registrového adresování k jejímu označení.

Některé instrukce - např. aritmetické či ukládací - obsahují víc než jeden operand. V takových případech může být použito i dvou způsobů adresování - např. pro "load" bezprostředního způsobu pro určení zdroje a indexového či nepřímého registrového pro určení místa.

I.7. Operační kódy

Instrukční soubor mikroprocesoru Z80 zahrnuje 158 instrukcí, vyjádřených dále uvedenými operačními kódy, v nichž je již pojata 78 instrukcí mikroprocesoru 8080A. Instrukční soubor se dělí do skupin:

- a) příkazy pro uložení (load) a výměnu. Tyto příkazy způsobují přesun dat mezi registry nebo mezi registry a pamětí. Zdroj a místo určení je specifikováno příkazem. Instrukce výměny umožňují výměnu obsahu dvou registrů.
- b) příkazy pro blokový přenos a vyhledávání. Z80 používá též příkaz pro přenos bloku paměti do jiných míst operační paměti, dále pak jediný příkaz pro přezkoušení vyhledaného bloku paměti
- c) aritmetické a logické příkazy. Tyto příkazy operují s daty ve střadači, registrech či v určených místech paměti. Výsledky jsou uloženy ve střadači s případným nastavením příznakových bitů. Aritmetické operace obsahují šestnácti-bitové sčítání a odečítání mezi registrovými páry
- d) příkazy rotace a posunu. Data mohou být posouvána či rotována ve střadači nebo v paměti
- e) příkazy pro manipulaci s bity. Jednotlivé bity mohou být nahazovány (set = "1"), nulovány (reset = 0) či testovány co do logické úrovně, a to ve střadači či paměti. Výsledek testování je indikován úrovní příslušného bitu v příznakovém registru F
- f) příkazy skoků (jump), volání (call) a návratu (return). Příkazem skoku je realizováno větvení programu na místo specifikované obsahem programového čítače, přičemž tento obsah je určován bezprostředním, rozšířeným či registrově nepřímým adresovacím způsobem. Volání je speciální forma skoku, u něhož adresa, následující příkaz volání, je uložena do zásobníkové paměti (stack), a to ještě před provedením příkazu. Návrat je pak reversním postupem volání. Tato kategorie obsahuje dále speciální příkazy restartu

- g) příkazy vstupu a výstupu. Tyto příkazy umožňují přenos dat mezi registry a pamětí k externím zařízením v/v
- h) řídicí příkazy. Tyto příkazy způsobují zastavení CPJ nebo vykonávání tzv. prázdné instrukce NOP. Schopnost uvolnit či "uzavřít" přerušovací vstupy je další možností řídicích příkazů, rovněž tak zvolení přerušovacího způsobu 0, 1 nebo 2.

Formáty dat a příkazů

Paměť mikroprocesoru Z80 je organizována po osmibitových slovech, zvaných slabiky (bytes), kde každé slabice přináleží určité paměťové místo, označené odpovídající adresou. Mikroprocesor Z80 umožňuje přímé adresování 65 536 slabik, tj. 64 Kbytů paměti (2^{16}), a to šestnáctibitovou adresovou sběrnicí; daný paměťový prostor však nemusí být vždy plně využitelný, tzn. nemusí být vždy osazen všemi paměťovými obvody RAM a ROM - viz dále.

Data jsou ukládána ve formátu:

D7 D6 D5 D4 D3 D2 D1 D0 , kde D0 je nejméně významný bit (least significant bit = LSB) a kde D7 je bitem nejvýznamnějším (most significant bit = MSB). Osmibitová slabika může mít tři významy: tvoří buď instrukci (příkaz), nebo adresu, nebo data, popř. jejich část, přičemž správný význam vyplývá z polohy (umístění) jedné každé slabiky v daném programu.

Vlastní příkazy mikroprocesoru Z80 jsou jednoslabičné - dle vzoru


D7	-----	D0	OP kód
----	-------	----	--------

nebo dvouslabičné


D7	-----	D0	OP kód
----	-------	----	--------

D7	-----	D0	data či adresa
----	-------	----	----------------

či tříslabičné



nebo dokonce čtyřslabičné



OP kódy ukládání a výměny

Tabulka č. 1 zobrazuje operační kódy všech osmibitových instrukcí ukládání mikroprocesoru Z80. Rovněž tabulka zobrazuje adresovací způsoby každého příkazu. Zdroj dat je uveden v nejvyšší vodorovné řadě, zatímco místo určení (příkazu) je specifikováno levým krajním sloupcem tabulky. Například příkaz pro uložení obsahu registru B do registru C má operační kód 50H a jedná se o již komentovaný registrový způsob adresování.

Mnemonický výraz v assembleru pro tuto úplnou skupinu příkazů je "LD" (od "load"), následovaný místem určení a zdrojem, tedy:

LD	místo určení	zdroj
----	--------------	-------

Z tabulky č. 1 dále vyplývá, že jsou přípustné jisté kombinace adresovacích způsobů, např. pro zdroj registrové a pro místo určení nepřímé registrové - viz LD (HL), C s operačním kódem 71H. (Význam tohoto kódu, vyjádřeného slovně, je tento: ulož do paměťového místa, indikovaného obsahem registrového páru HL, obsah registru C.) Většina operačních kódů je jedno-slabičná, nicméně nalezneme dvouslabičné příkazy ukládání pro víceúčelové registry A až L, využívající způsobu bezpro-

středního adresování, např. LD E, 31H (ulož do registru E konstantu 31H) s OP kódem 1E a operandem 31.

Všechny ukládací příkazy, používající indexové adresování pro zdroj či umístění, jsou tříslabičné, kde třetí slabiku tvoří doplněk d (displ.). Rovněž oba příkazy rozšířeného adresování (OP kódy 3Ann a 32nn) jsou též tříslabičné.

Ukládací příkazy do paměťových buněk, používajících indexového adresování pro umístění a bezprostředního adresování pro zdroj, jsou čtyřslabičné - např. LD (IX+d), n (ulož operand n do paměťového místa určeného obsahem indexového registru IX a dvojkového doplnku d - OP kód DD 36 d n).

Políčka, podbarvená tangírou v tab. č. 1, obsahují operační kódy společné pro mikroprocesor 8080A - předchůdce Z80.

Tabulka č. 2 zobrazuje operační kódy šestnáctibitových operací ukládání; je podobná předcházející tabulce, ovšem rozšířené adresování se zde týká všech registrových párů. Instrukce nepřímého registrového adresování, jež specifikují ukazatel zásobníku, jsou významné instrukce "PUSH" a "POP". Liší se od ostatních šestnáctibitových instrukcí ukládání tím, že ukazatel zásobníku je automaticky dekrementován či inkrementován, jakmile daná slabika je vložena (do) či vyňata ze zásobníku. Např. instrukce: PUSH BC s operačním kódem C5H po provedení generuje následující sekvenci příkazů:

dekrementuj SP (= ukazatel zásobníku)

LD (SP), B

dekrementuj SP

LD (SP), C

příčemž obsah registrového páru BC je uložen v buňkách zásobníku takto:

C na buňce specifikované obsahem SP,

B na buňce specifikované obsahem SP+1.

Instrukce POP ... je přesnou reversí příkazu PUSH. Jak PUSH, tak i POP používají šestnáctibitový operand a slabika vyššího řádu je vždy uložena první a vynata poslední.

Příkazy, používající rozšířeného bezprostředního adresování pro zdroj, vyžadují za OP kódem dvě slabiky dat, např.: LD DE, 1234H (ulož do reg. páru DE konstantu 1234H), kde slabika nižšího řádu operandu následuje za OP kódem a za ní teprve slabika vyššího řádu, tedy takto: .11 34 12., kde 11 je OP kód uvedeného mnemonického příkazu.

Tabulka č. 3 obsahuje operační kódy šestnáctibitových instrukcí výměny, implementovaných do mikroprocesoru Z80. Operační kód 08H dovoluje programátorovi přepnout z příznakového a střadačového registru AF na AF', OP kód D9H pak přejít na duplikační sadu šesti víceúčelových registrů B', C', D', E', H', a L'. Vzhledem k tomu, že tyto OP kódy jsou jednoslabičné, vyžádá si přechod z jedné sady na druhou minimum času, což lze výhodně použít pro rychlé odezvy na požadavek o přerušení.

OP kódy blokového přesunu a vyhledávání

V tabulce č. 4 jsou obsaženy operační kódy čtyř výkonných instrukcí blokového přenosu. Každá z nich pracuje se třemi registrovými páry, a sice s HL (ukazuje místo zdroje dat), s DE (ukazuje místo určení dat) a s BC (operuje jako čítač slabik).

Po iniciaci těchto registrových párů může programátor použít kteroukoliv z uvedených čtyř instrukcí, tj. "LDI, LDIR, LDD nebo LDDR", jimž odpovídají postupně operační dvouslabičné kódy: EDAH, ED80H, EDAH, ED88H. Instrukce "LDI" (= load and increment) přesune jednu slabiku z místa určeného obsahem registrového páru HL do místa určeného obsahem registrového páru DE, přičemž registrové páry po provedení přesunu jsou automaticky inkrementovány, takže ukazují na následující buňky paměti; současně je dekrementován čítač sla-

bik BC. Instrukce "LDIR" je rozšířením předcházející (= load, increment and repeat); při jejím provedení tedy dochází k postupnému přesunu slabik až do vynulování čítače slabik - tedy skutečně k přesunu bloku dat jedinou instrukcí.

Instrukce "LDD a LDDR" mají obdobný účinek; registrové páry po přesunu jsou však dekrementovány. HL tedy obsahuje vždy vyšší adresu než DE. V tabulce č. 5 jsou vyznačeny operační kódy čtyř instrukcí vyhledávání. První ("CPI" - compare and increment) srovnává data ve střadači s obsahem paměťového místa určeného obsahem registrového páru HL. Výsledek srovnání je uložen v jednom příznakovém bitu, registrový pár HL je inkrementován, registrový pár BC, sloužící jako čítač slabik, je dekrementován.

Instrukce "CPIR" (= compare, increment and repeat) opakuje srovnávání slabik, pokud není dosaženo shody nebo vynulování páru BC. Tak je možné touto jedinou instrukcí prohledat vytčenou paměťovou oblast pro jakýkoliv osmibitový znak.

Instrukce "CPD" a "CPDR" pracují obdobně, avšak po každém srovnání je pár HL dekrementován. Vyhledávání v daném případě startuje na nejvyšší adrese paměťového bloku.

OP kódy aritmetických a logických příkazů

Tabulka č. 6 zahrnuje operační kódy všech osmibitových aritmetických příkazů, jež mohou být provedeny střadačem; zahrnuty jsou též OP kódy přírůstku ("INC") a úbytku ("DEC").

Zvolená aritmetická operace je provedena s daty nacházejícími se ve střadači A a určenými registrem, výsledek operace je uložen ve střadači, s výhradou příkazu "CP", jenž nechává po provedení obsah střadače nedotčen. Příkaz "ADD" vykoná binární součet dat obsažených ve střadači i v určeném zdroji, příkaz "SUB" pak odečtení (rozdíl). Je-li použito příkazů "ADC" či "SBC", je pak při provedení přičítán či odečítán přenosový bit (carry flag).

Další operační kódy, uvedené v tabulce č. 6, vztahují se na tři logické příkazy, a sice na příkazy logického součinu ("AND"), logického součtu ("OR") a exklusivního součtu ("XOR").

V tabulce č. 7 je znázorněno pět operačních kódů pracujících se střadačem či přenosovým bitem. První z nich (instrukce "DAA") umožňuje podmíněné přizpůsobení střadače pro aritmetické operace s BCD (binary coded decimal) čísly. Pro tyto operace se používá příznakový bit N, který je nahozen (= 1), byla-li poslední operace odečítání. "CPL" vytváří komplement střadače, instrukce "NEG" pak dvojkový doplněk obsahu střadače. "CCF" generuje doplněk příznakového bitu přenosu a "SCF" nahazuje přenosový bit (C = 1).

Tabulka č. 8 zobrazuje operační kódy šestnáctibitových aritmetických instrukcí, prováděných mezi registrovými páry. Je zde obsaženo pět skupin příkazů pro sečítání, sečítání a odečítání s přenosem - ovlivňující všechny příznakové bity - jakož i pro inkrementování a dekrementování. Instrukce "ADC" a "SBC" značně zjednodušují šestnáctibitové aritmetické operace včetně výpočtu adresy.

OP kódy příkazů rotace a posunu

Význačnou schopností mikroprocesoru Z80 je možnost rotovat či posouvat data ve střadači, v kterémkoliv víceúčelovém registru nebo paměťové buňce. Všechny OP kódy rotace a posunu jsou zachyceny v tabulce č. 9. Směry rotace či posunu instrukcí "RLC" až "SRL" jsou vyznačeny vpravo, vedle tabulky č. 9. Instrukce "RLD" a "RRD" dovolují rotaci BCD čísla obsaženého ve střadači s dvounibbleovým číslem v paměti, jehož adresa je indikována registrovým párem HL; tyto instrukce dovolují realizovat účinnou aritmetiku s BCD čísly.

OP kódy příkazů pro manipulaci s bity

Jak již bylo řečeno, mikroprocesor Z80 má možnost nahazovat, nulovat či testovat kterýkoliv bit ve střadači, v kte-

rémkoliv víceúčelovém registru či paměťové buňce, a to jedinou instrukcí. V tabulce č. 10 je zahrnuto 240 operačních kódů dvou či čtyřslabičných instrukcí vyhrazených pro uvedený účel. Registrovým adresováním je specifikován střadač či kterýkoliv víceúčelový registr, na němž má být žádaná operace provedena. Nepřímým registrovým či indexovým adresováním lze operovat s vnějšími paměťovými místy. Operace testování bitů nahrazuje příznakový bit Z, jestliže testovaný bit je nulový, viz stať popisující příznakové bity registru F.

OP kódy příkazů pro skoky, volání a návrat

V tabulce č. 11 jsou zaznamenány všechny operační kódy příkazů skoků, volání a návratů, jež jsou implementovány do CPJ Z80. Skokem se realizuje větvení programu, při němž je programový čítač naplněn šestnáctibitovou adresou specifikovanou jedním ze tří adresovacích způsobů (bezprostřední rozšířené, relativní a nepřímé registrové). Skupina skoků je charakterizována jistými odlišnými podmínkami, po jejichž naplnění dochází k větvení. Nejsou-li splněny, program pouze pokračuje na následující instrukci v dané sekvenci. Všechny podmínky jsou závislé na datech v příznakovém registru F - viz dále. Bezprostřední rozšířené adresování se používá ke skokům do kteréhokoliv místa paměti, přičemž operační kód je následován dvěma slabikami vyjadřujícími adresu místa větvení - instrukce je tedy tří byteová. Při relativním adresování je instrukce skoku pouze dvouslabičná, kde druhá slabika je tvořena dvojkovým komplementem (displacement) k existujícímu stavu PC, a to v rozsahu +129 až -126. (Doplňk se počítá od adresy OP kódu příkazu.)

Při nepřímém registrovém adresování nacházíme tři typy skoků, jež se vyznačují - pro určení místa větvení - vložením obsahu registrového páru HL či obsahu jednoho z indexových registrů IX nebo IY přímo do programového čítače. To umožňuje, že se skoky mohou stát funkcí předcházejících kalkulací.

Volání je speciální forma skoku, kdy adresa následující po příkazu volání je uložena do zásobníkové paměti ještě před provedením skoku. Instrukce návratu je opakem volání, kdy data nacházející se na vrcholu zásobníku (stack) jsou vložena (popped) přímo do programového čítače k vytvoření adresy skoku na pokračování programové sekvence. Instrukce volání ("call") a návratu ("ret") realizují jednoduše přechod na podprogramy.

V instrukčním souboru mikroprocesoru Z80 nacházíme ještě dvě speciální instrukce, a sice 'návrat z přerušení' ("RETI") a 'návrat z nemaskovatelného přerušení' ("RETN") s operačními kódy ED4D a ED45, jež jsou nepodmíněné, obdobně jako 'návrat' reprezentovaný kódem C9. Obě instrukce se používají s výhodou v zapojeních s periferními obvody či zařízeními s danou prioritou přerušení, kdy umožňují rychlý návrat (v minimálním čase) z přerušovací rutiny.

K usnadnění řízení programových smyček lze použít instrukce "DJNZ e". Tato dvouslabičná instrukce používající relativního adresování dekrementuje registr B a skok se uskuteční, jestliže obsah registru B je různý od nuly. Displacement e je opět vyjádřen jako znaménkový dvojkový doplněk v rozsahu +129 až -126.

V tabulce č. 12 jsou zaznamenány operační kódy příkazů restartu; instrukce jsou jednoslabičné a je jich osm. Jejich význam spočívá v tom, že jimi mohou být jednoduše volány často používané rutiny (začínající pochopitelně na té či oné adrese) při minimalizaci použití paměti.

OP kódy příkazů vstupu a výstupu

Mikroprocesor Z80 - proti typu 8080 - vyznačuje se větším počtem příkazů vstupu a výstupu. Adresování vstupních či výstupních zařízení může být buď bezprostřední, nebo nepřímé registrové, s využitím registru C. Operační kódy vstupních a výstupních příkazů jsou zachyceny v tabulkách č. 13 a č. 14,

z nichž je patrné, že při nepřímém registrovém adresování se pohyb dat může dít mezi v/v zařízením a kterýmkoliv víceúčelovým registrem. Dále se setkáváme s 2x čtyřmi příkazy pro blokový přesun dat. Tyto příkazy jsou podobné příkazům blokového přenosu v paměti (viz tab. č. 4), ovšem s tím, že používají registrový pár HL jako ukazatel zdroje (v paměti - pro výstup) nebo umístění (pro vstup), zatímco registr B je použit jako čítač slabik. V registru C je uložena adresa portu, pro nějž je vstupní či výstupní příkaz určen. A protože registr B má šíři osm bitů, může se příkaz blokového přenosu v/v vztahovat na max. délku bloku 256 bytů.

Při příkazech "IN A, n" a "OUT n, A" objeví se adresa v/v zařízení v dolní polovině adresové sběrnice (A0 až A7), zatímco v horní je indikován obsah střadače A. Při všech v/v příkazech nepřímého registrového způsobu, včetně blokových přenosů, obsah registru C je přenesen do dolní poloviny adresové sběrnice (tzn. opět adresu v/v zařízení), zatímco obsah registru B je přenesen do horní poloviny adresové sběrnice.

OP kódy řídicích příkazů

Poslední tabulka č. 15 zachycuje sedm operačních kódů řídicích příkazů. První čtyři ("NOP", "HLT", "DI" a "EI") jsou stejné jako u mikroprocesoru MHB 8080, zbývající tři se týkají již jen μ P Z80 a určují jeden ze tří přerušovacích způsobů ("IMO", "IM1", "IM2") - viz stať "Žádost o přerušování" v kapitole I.5, dále pak I.9.

I.8. Příznakové bity (flags)

Každý z dvou příznakových registrů (F, F') obsahuje šest bitů (S, Z, H, P/V, N a C), jejichž hodnota je jedničková nebo nulová při různých operacích CPU. Čtveřice z těchto bitů je testovatelná; jinými slovy řečeno, tyto bity jsou používány jako podmínky pro skokové, volací a návratové příkazy - např. příkaz skoku může být realizován, jestliže určitý bit v příznakovém registru je jedničkový.

Tvar příznakového registru, jenž je dostupný programátorovi, je následující:

D7	D6	D5	D4	D3	D2	D1	D0
S	Z	X	H	X	P/V	N	C

kde X vyjadřuje blíže neurčené bity, jimž není třeba věnovat pozornost.

Testovatelné bity jsou tyto:

1. bit přenosu C (carry) - Úroveň tohoto bitu je odvozena od bitu nejvyššího řádu střadače. Přenosový bit C je např. nahozen (tj. nabyde hodnoty logické jedničky) během vykonání příkazu součtu, při němž je generován přenos nejvyšším bitem střadače. Tento bit je taktéž nahozen, jestliže je generován požadavek výpůjčky (borrow) při odčítání. Rovněž tak příkazy rotace a posunu ovlivňují hodnotu tohoto bitu
2. bit nuly Z (zero) - Tento bit je nahozen (= 1), jestliže výsledkem operace je nula ve střadači - tzn. nulový obsah střadače. V opačném případě je Z nulový
3. bit znaménka S (sign) - Tento bit je určen pro použití se znaménkovými čísly. Je nahozen (= 1), jestliže výsledek operace je záporné číslo. A protože nejvýznačnější sedmý bit (D7) reprezentuje znaménko čísla (záporné číslo má vždy D7 = 1), indikuje znaménkový bit S stav sedmého bitu střadače
4. bit parity/přeplnění P/V (parity/overflow) - Tento dvouúčelový bit indikuje paritu výsledku ve střadači při provádění logických příkazů (např. "AND A,B") a reprezentuje přeplnění při provádění aritmetických operací s dvojkovými znaménkovými doplňky. Bit přeplnění indikuje, že dvojkové doplňkové číslo ve střadači je chybné, protože buď převyšuje možné maximum (+127), nebo je menší než možné minimum (-128) zobrazitelné v dané doplňkové notaci.

Při logických příkazech ("AND", "OR", "XOR") je paritní bit nahozen (= 1), jestliže výsledek má sudou paritu, a je nulován, jestliže výsledek má paritu lichou.

Pozn.: funkce bitu P/V je mírně odchýlná u mikroprocesoru 8080, viz literární pramen /70/.

Zbývající dva bity příznakového registru jsou netestovatelné, jsou určeny pro aritmetiku s BCD čísly. Jsou to:

5. bit polovičního přenosu H (half carry) - Tento příznakový bit má hodnotu 1, jestliže operace odčítání či přičítání (s BCD čísly) generuje přenos do či výpůjčku z D4 stádače. (Jak již sám název vypovídá, je hodnota bitu H odvozena z výsledku operace vykonané na dolních čtyřech bitech - tedy polovině slabiky.) Při použití příkazu "DAA" používá se tento příznakový bit ke korekci výsledku předcházejícího desítkového sčítání či odčítání
6. bit příznaku sčítání/odčítání N (add-subtract flag) - Protože algoritmus korekce s BCD čísly je odchýlný pro sčítání či odečítání, specifikuje bit N posledně provedený typ příkazu, čímž je zajištěna správnost operace "DAA". N = 1, jestliže posledně provedeným příkazem bylo odčítání.

V tabulce č. 16 je zachyceno, jak zmíněných šest bitů je ovlivňováno různými příkazy, prováděnými CPJ. Příkazy, které nejsou uvedeny v tabulce, neovlivňují příznakové bity.

Pro ujasnění je třeba se zmínit o některých speciálních případech: tak instrukce blokového vyhledání nahazuje příznak Z, jestliže poslední operace srovnávání indikuje shodu mezi zdrojovými a stádačovými daty. Rovněž paritní bit je nahozen, jestliže obsah čítače slabik (registr BC) není roven nule. Stejný průběh změn úrovně paritního bitu je u příkazů blokového přenosu.

Speciální případ představují též blokové vstupní a výstupní příkazy. Zde je bit Z používán k indikaci stavu registru B, jenž je použit jako čítač slabik. Je-li blokový v/v přenos

kompletní, je příznakový bit Z vynulován (tj. $B = 0$), zatímco v případě příkazu blokového přenosu je paritní bit vynulován při kompletní (ukončené) operaci. Konečně je-li obsah osvětlovacího nebo I registru uložen do střadače, klopný obvod uvolňující přerušení vloží svůj stav do paritního příznaku, takže konečný stav CPJ může být v kterémkoliv čase zabezpečen.

I.9. Přerušení (interrupt)

Přerušení je jistý druh procesu, v němž mikropočítač přeruší provádění hlavního programu a započne vykonávat jiný program (podprogram, subrutinu), umístěný někde jinde v paměti. Ačkoliv je zde jistá podobnost se skokem či voláním, přerušení je odezvou na vnější stimul.

Existuje celá řada důvodů, pro něž je požadována schopnost přerušení. Jedním z nich je třeba možnost bezprostředně reagovat na vnější podmínku alarmu, např. signál z detektoru kouře, překročení max přípustné teploty apod. Jiným důvodem je, že vstupní data se objevují v relativně dlouhých intervalech, kdy by bylo neekonomické, aby počítač na ně čekal a v mezičase nepracoval - např. při snímání výsledku z analogově/číslíkového převodníku, jehož konverzní čas obnáší 20 ms. (V mezičase, před ukončením konverze, může mikropočítač provést stovky až tisíce operací.) Jiným takovým příkladem je snímání a vydávání dat z periferních zařízení, jako je třeba tiskárna, dálnopis, terminál atd. Elektromechanická zařízení, jako je třeba tiskárna, jsou notoricky "pomalá", i když vytisknou 500 znaků/min, kdy tedy vytisknutí jednoho znaku si vyžádá doby 125 ms. Naprosto tomu Z80-CPU je schopna vydat do vstupního vyrovnávacího registru tiskárny jeden znak ve třech mikrosekundách - z toho vyplývá, že Z80 může vyslat 42 000 znaků v čase, v němž však tiskárna vytiskne pouze jediný! Cesty k zvládnutí této situace spočívají vesměs v tom, že periferní zařízení vysílá signál do CPJ indikující, že je připraven převzít další znak. Tento signál současně oznamuje požadavek na přerušení.

Jakmile je přijat požadavek na přerušení (ať již z jakéhokoli důvodu - alarmu, připravenosti atd.), mikropočítač přeruší hlavní program (po dokončení právě probíhajícího příkazu) a skočí na příslušnou obslužnou rutinu; po jejím vykonání vrací se zpět na přerušené místo v hlavním programu. Tak je - pomocí přerušení - efektně hospodařeno s provozním časem mikroprocesoru.

Z80-CPU má dva přerušovací vstupy, nemaskovatelný NMI, který nemůže být programátorem vyřazen z funkce, a maskovatelný INT, jehož funkci lze programově potlačit. Vstup INT se tedy používá k příjmu požadavku na přerušení; lze jej však během programových period - v nichž jsou zařazeny časovací smyčky, jež se nesmějí přerušit - programově vyřadit, popřípadě opět uvolnit. Děje se tak příkazy "EI" (enable interrupt) a "DI" (disable interrupt), jež nahazují nebo nulují uvolňovací klopný obvod přerušení IFF. Je-li IFF vynulován, nemůže být mikroprocesorem přijat požadavek na přerušení (přes vstup INT). Ve skutečnosti obsahuje Z80-CPU klopné obvody dva, a sice IFF₁ a IFF₂. Stavem IFF₁ je uvolněno či vyřazeno přerušení, zatímco IFF₂ dočasně paměťově uchovává výstupní stav IFF₁.

Při iniciaci Z80-CPU jsou oba klopné obvody vynulovány, takže přerušení je vyřazeno. Mohou být uvolněny instrukcí "EI" programátorem v kterémkoliv čase. Je-li prováděna instrukce EI, nemůže být přijat požadavek na přerušení, to lze teprve tehdy, až je provedena i instrukce následující po "EI". Toto "pozdržení" je nutné pro případy, kdy by následující instrukce mohla být "RET" (return - návrat), u níž je přerušení přípustné až po jejím úplném ukončení.

Je-li přijat požadavek na přerušení, jsou oba klopné obvody automaticky vynulovány, čímž zamezují dalšímu příjmu požadavku přerušení. Pokud si programátor přeje uvolnění dalšího přerušení, musí zařadit znovu instrukci "EI" (řeší se obvykle smyčkou).

Účelem obvodu IFF_2 je uchování stavu IFF_1 , když se objeví nemaskovatelné přerušování. Je-li přijato nemaskovatelné přerušování, je IFF_1 vynulován, čímž je zamezeno další přerušování, pokud ovšem není znovu programátorem uvolněn (= nahozen). Při instrukcích "LD A,I" (load register A with register I) či "LD A,R" je kopírován stav IFF_2 do příznakového bitu parity, kde může být uchován či testován.

Druhý způsob uchování stavu IFF_1 poskytuje instrukce "RETN" (return from non-maskable interrupt). Protože tato instrukce indikuje, že návrat z nemaskovatelného přerušování byl ukončen, obsah IFF_2 je nyní kopírován do IFF_1 , čímž je jeho obsah automaticky obnoven.

Stavy obou klopných obvodů přerušování jsou v tabulce č. 17, a to pro různé, výše citované instrukce.

Příjem požadavku na přerušování

Nemaskovatelné přerušování je akceptováno mikroprocesorem v kterýkoliv okamžik. Objeví-li se tedy požadavek na přerušování, CPJ ignoruje následnou instrukci, kterou vyzvedla, a místo ní provede restart na adrese 0066H. Chová se jako při restartu, avšak skáče - jak uvedeno - na odchylnou adresu, než jsou adresy restartu, viz tab. č. 12.

Při maskovatelném přerušování může CPJ reagovat jedním ze tří volitelných způsobů:

- způsob 0 (mode 0), jenž je identický se způsobem odezvy na požadavek přerušování u mikroprocesoru 8080A, a jenž je automaticky zaveden vždy po iniciaci (reset). Lze ovšem tento či jiný způsob zavést i programově, v daném případě tedy příkazem "IM 0". Při tomto způsobu zařízení vyvolávající přerušování umístí na datovou sběrnici instrukci, kterou CPJ v zápětí provede. Obvykle se jedná o jednobyteovou instrukci restartu. Ovšem může být též použito tříslabičné instrukce skoku na kterékoliv místo v pracovní paměti. Počet hodinových taktů, potřebných pro provedení dané instruk-

ce je automaticky zvětšen o dva, které přidává CPJ za účelem časového vyrovnání pro externí řízení priority v přerušovací řetězi

- způsob 1 (mode 1). Je-li tento způsob zvolen programátorem instrukcí "IMI", je odezvou mikroprocesoru skok na adresu 0038H. (Odezva je identická s průběhem nemaskovatelného přerušování, ovšem s tím, že místo adresy 0066H se skok děje na zmíněnou adresu 0038H. Dalším rozdílem je opětné přidání dvou taktů k dokončení exekutivy instrukce.)
- způsob 2 (mode 2). Je nejvýkonnějším způsobem odezvy na požadavek přerušování. Dovoluje nepřímé volání po jakémkoliv místě v paměti, na němž se nachází počátek obslužné rutiny. Zatímco v modu 0 je možných jen osm míst přerušování (= úrovně), v modu 2 jich je dokonce 128. Při tomto způsobu programátor určí tabulku šestnáctibitových adres startu obslužných rutin přerušování. Tato tabulka může být umístěna kdekoliv v paměti. Pro příjem požadavku přerušování musí být vytvořen šestnáctibitový ukazatel k dosažení potřebné obslužné rutiny, počínající na té či oné adrese v tabulce. Horních osm bitů ukazatele je vytvořeno obsahem registru I. Pro ten účel musí být registr I předem naplněn požadovanou hodnotou programátorem, a to příkazem "LDI, A" (po resetu je registr I vynulován). Dolních osm bitů ukazatele je naplněno vektorem vnějšího zařízení. Ve skutečnosti je však z vnějšku požadováno pouze sedm bitů, protože první bit musí být vždy nula. Adresy ukazatele tak začínají vždy na sudých místech v tabulce, což je nutné proto, že jimi označené paměťové buňky obsahují pouze dolní byte startovacích adres, přičemž horní byte sousedí. V tabulce je tak max. 128 startovacích adres rutin

Na obr. 16 je znázorněna typická sekvence přerušování v modu 2. Hlavní program je umístěn na stránce 64 (viz příloha) - tzn. s počátkem na adrese 4000H, vektorová tabulka je umístěna od adresy 8000H a obslužná rutina přerušování má počátek na adrese 6050H. Registr I obsahuje tedy 80H a za-

Řízení vyvolávající přerušeni je naprogramováno na vydání 04H na datovou sběrnici při přerušeni. Klopný obvod IFF₁ musí být nahozen a úroveň na BUSRQ musí být jedničková. Pak je tato sekvence:

1. vnější zařízení vyšle signál INT do CPU
2. po potvrzení příjmu požadavku (interrupt acknowledge) vyšle periférie data 04H na datovou sběrnici. Ty splynou s 80H z I registru do adresy 8004H. Na této adrese v paměti se nachází dolní byte šestnáctibitové adresy určující start obslužné rutiny, horní byte pak na adrese 8005H
3. programový čítač je inkrementován a jeho obsah je uložen do paměťového zásobníku (stack)
4. do programového čítače je uložena adresa, nalezená na místě 8004H; je to adresa obslužné rutiny 6050H. Řízení programu tedy skáče na tuto adresu
5. po provedení posledního příkazu "RETI" obslužné rutiny jsou data programového čítače PC, uchráněná v zásobníku, vložena zpětně do PC (4004H)
6. hlavní program pokračuje nyní od instrukce na adrese 4004H

II. Podpůrné obvody série Z80

K mikroprocesoru Z80 existují - obdobně jako i u série Intel 80 a u jiných mikroprocesorů /26/, /18/ - tzv. podpůrné obvody, které pomáhají spolu s CPU vytvářet vlastní mikropočítačový systém. Jsou to obvody: Z80-PIO (parallel input/output port controller)

Z80-SIO (serial input/output controller)

Z80-CTC (counter timer circuit)

Z80-DMA (direct memory access circuit)

Z80-COMBO

II.1. Z80-PIO

Je paralelní vstupně-výstupní řadič obsahující dvě osmi-bitové brány, jejichž způsob práce je uživatelem programovatelný. Obvod připouští kompletní "handshaking", takže může být použit i pro synchronní přenos.

Z80-PIO může být naprogramován k provozu ve čtyřech odchylných způsobech: vstupním, výstupním obousměrným (jen pro port A) a bitovými:

- a) výstupní způsob (byte output mode) - též zvaný způsob - 0, je používán k zajištění zápisu dat z CPJ po datové sběrnici do periférie. Je-li zvolen tento způsob, pak operace zápisu dat((data write) vyžaduje generování handshakingového signálu "ready", jenž oznamuje periférii, že data jsou připravena a platná. Signál "ready" s aktivní úrovní "1" a data zůstávají k dispozici, pokud není zpět přijmut strobovací signál z periférie;
- b) vstupní způsob (byte input mode) - též zvaný způsob - 1, dovoluje vybrané bráně - portu - chovat se pouze jako vstupní. Když je mikroprocesorem prováděna operace čtení, vyšle PIO signál "ready" do periférie. Ten sdělí periférii, že Z80-CPJ je ve stavu schopném přijmout vstupní data. Nato periférie odpoví vysláním strobovacího signálu, který způsobí přenos dat do vstupního registru PIO;
- c) obousměrný způsob (byte bidirectional mode) - též zvaný způsob - 2, využívá osmibitovou bránu A pro obousměrný přenos dat, čtyř bitových vedení pak pro handshaking;
- d) bitový způsob (bit control mode) - též zvaný způsob - 3, používá se pro stavové a řídicí aplikace. Při něm se nevyužívají signály pro handshaking. Způsob definuje, které linky datové sběrnice budou vstupní a které výstupní. Jakmile je zvolen způsob -3, pak následující slovo přivedené do PIO definuje zmíněné podmínky; bližší v /37/, /38/.

Z80-PIO se nachází ve čtyřicetivývodovém pouzdře DIL s roztečí mezi oběma řadami 15 mm; na obr. 17 je zakreslena vnitřní struktura tohoto podpůrného obvodu, jakož i označení jeho vývodů. Struktura sestává ze sběrnice rozhraní, vnitřní logiky řízení (ICL), v/v logiky portu A a portu B a řídicí logiky přerušení.

Rozhraní sběrnice dovoluje přímé připojení PIO k CPJ bez oddělovacích zesilovačů sběrnic (ty se používají u rozsáhlej-

ších systémů). Oba vstupně-výstupní porty dovolují přímé připojení periférií. Vstupně-výstupní logika portů se skládá z šesti registrů pro styk s potvrzením ("handshaking"), jež jsou rozkresleny na dalším obr. Nacházíme zde 8 bitový datový vstupní registr, 8 bitový datový výstupní registr, 2 bitový řídicí registr zvoleného způsobu, 8 bitový maskovací registr, 8 bitový v/v výběrový registr a 2 bitový maskovací řídicí registr.

Význam jednotlivých vývodů pouzdra je tento:

- D_0 až D_7 - vývody pro připojení k datové sběrnici mikropočítače. Jsou obousměrné a třístavové; přes ně se děje transfer dat jakož i přenos příkazů z CPJ do PIO
- B/A SEL - vstup, aktivní v jedničce určuje pro přenos port B, při 0 pak port A. (Často se pro výběr používá adresová linka A_0 .)
- C/D SEL - vstup, aktivní v jedničce, určuje typ dat přenášených mezi CPJ a PIO. Při úrovni log "1" je osmibitová informace na datové sběrnici interpretována jako příkaz pro vybraný port; úroveň log "0" na tomto vstupu sděluje obvodu, že informace na sběrnici jsou data určená k přenosu. (Pro výběr se často používá adresové linky A_1 .)
- $\overline{CE}$ - vstup, aktivní v nule, provádí (při úrovni log "0") uvolnění čipu k činnosti
- $\emptyset$ - systémový takt (vstup) pro vnitřní synchronizaci jistých signálů; takt je jednofázový
- $\overline{M1}$ - vstup, aktivní v nule, pro příjem signálu strojního cyklu jedna z mikroprocesoru; synchronizuje vnitřní operace PIO, zejména přerušení
- $\overline{IORQ}$ - vstup, aktivní v nule, pro příjem stejnojmenného signálu z CPJ, synchronizující vnitřní operace PIO
- $\overline{RD}$ - vstup, aktivní v nule, detekující cyklus čtení CPJ. Používá se se signály B/A SEL, C/D SEL, $\overline{CE}$ a $\overline{IORQ}$ pro přenos dat z PIO do CPJ
- $\overline{IEI}$ - přerušovací vstup, aktivní v jedničce, indikuje, že žádné další zařízení vyšší priority není obsluhováno přerušovací rutinou

IEO - přerušovací výstup, aktivní v jedničce (interrupt enable out). Je to další signál požadovaný k formování schéma priorit přerušování. Má úroveň "1" pouze při IEI = "1" a neobsluhuje-li CPJ požadavek přerušování z tohoto PIO. Signál IEO tak blokuje požadavek přerušování od zařízení s nižší prioritou, pokud zařízení s vyšší prioritou je právě obsluhováno

INT - výstup, aktivní v nule, indikující, že PIO požaduje přerušování od CPJ

A_0 až A_7 - osmibitová obousměrná třístavová sběrnice portu A

A STB - vstup, aktivní v nule, synchronizující port A signálem z vnějšího zařízení

A RDY - výstup, aktivní v jedničce, sdělující, že registr A je připraven (ready)

B_0 až B_7 - osmibitová obousměrná třístavová sběrnice portu B. Sběrnice je používána k přenosu datové, stavové či řídicí informace mezi portem B a periferním zařízením. Jednotlivé vývody portu B jsou schopny dodávat proud 1,5 mA při 1,5 V k řízení tranzistorů typu Darlington

B STB - vstup, aktivní v nule, dovolující periférii synchronizovat port B, tedy jako A STB. Je-li však port A naprogramován v modu -2 (obousměrném), pak přes tento vstup jsou strobována data z periférie do vstupního registru portu A

B RDY - výstup, aktivní v jedničce, sdělující, že registr B je připraven. Je-li však port A v modu -2, pak výstup sděluje (úrovní log. "1"), že vstupní registr portu A je prázdný a připravený přijmout data z periférie

Nastavení PIO

1. Reset

Z80-PIO provádí "reset" automaticky po připojení napájecího napětí. Tehdy jsou vynulovány oba maskovací registry portů, sběrnice portů jsou vysokoimpedanční, signály kvitování (handshake "ready") jsou neaktivní, způsob -1 je volen auto-

matically. Dále jsou vynulovány oba výstupní registry portů, oba klopné obvody uvolňující přerušování; nenuluje se registr adresového vektoru.

PIO může být resetován signálem $\overline{MI}$ při současné nepřítomnosti signálu $\overline{RD}$ nebo $\overline{IORQ}$, a to ihned (v tom okamžiku), kdy přestane být aktivní. (PIO nemá samostatný vývod "res" v důsledku limitace počtu vývodů pouzdra DIL.) PIO setrvává v iniciačním stavu (reset), pokud neobdrží řídicí slovo z CPJ.

2. Vektor přerušování

PIO byl navržen k spolupráci s CPJ používající odezvy na přerušování dle způsobu "2" (viz v části I.5. stať Žádost o přerušování). Tento způsob vyžaduje vydání přerušovacího vektoru interupčním zařízením. Vektor je CPJ použit k formování adresy přerušovací rutiny daného portu, je umístěn na datovou sběrnici během cyklu potvrzení přerušování, a to zařízením s nejvyšší prioritou, dožadujícího se obsluhy. Žádaný vektor přerušování je do PIO nahrán zápisem ř i d i c í h o slova do daného portu v tomto formátu:

	D7	D6	D5	D4	D3	D2	D1	D0
Řídicí slovo	V7	V6	V5	V4	V3	V2	V1	0

(nulový bit na vedení D0 indikuje, že řídicí slovo je vektor přerušování)

V tomto případě je D0 použit jako tzv. příznakový bit; je-li nulové hodnoty, způsobí uložení informace V1 až V7 do vektorového registru.

3. Volba operačního způsobu

Jak již bylo řečeno, port A může být provozován čtyřmi způsoby. Všimněme si, že označení způsobů bylo částečně voleno mnemonicky: způsob -0 = Out, -1 = In, -2 = dvousměrný. Port B však nemůže pracovat způsobem -2, jinak je shodný s A, proti A však má nižší prioritu. Způsob operace musí být stabilizován zapsáním ř i d i c í h o slova do PIO v následujícím formátu:

	D7	D6	D5	D4	D3	D2	D1	D0
řídící slovo	<u>M1</u>	<u>M0</u>	X	X	<u>1</u>	<u>1</u>	<u>1</u>	<u>1</u>
	označují způsob				označují řídící slovo operačního způsobu			

X = nepoužitý bit

Bity D7 a D6 tedy formují dvojkový kód určující jednoznačně zvolený způsob operace, a to:

D7	D6	
0	0	-0 = výstupní
0	1	-1 = vstupní
1	0	-2 = obousměrný
1	1	-3 = bitový

Bity D5 a D4 jsou přitom ignorovány, naproti tomu D0 až D3 musí mít tvar llll.

Je-li volen bitový způsob (-3), pak následující řídící slovo vyslané do PIO musí definovat vstupní a výstupní linky sběrnice portu. Formát tohoto řídícího slova má tvar:

	D7	D6	D5	D4	D3	D2	D1	D0
řídící slovo	107	106	105	104	103	102	101	100

Má-li kterýkoliv bit úroveň log "1", pak je korespondující vedení v dalším použito jako vstupní; obdobně - při úrovni log "0" stává se dané vedení vedením výstupním.

Během způsobu -3 je strobovací signál ignorován a linka "ready" má úroveň log "0". Data mohou být zapisována do portu či čtena z portu centrální procesorovou jednotkou (CPJ) v kterýkoliv okamžik.

4. Řídící slovo přerušení

Řídící slovo přerušení pro každý port má tvar:

	D7	D6	D5	D4	D3	D2	D1	D0
řídící slovo	E.I and or	H L	mask foll.	0	1	1	1	1
	používá se pouze v -3				označuje řídící slovo přerušení			

Je-li D7 = 1, pak je nastaven klopný obvod přerušení a port může generovat přerušení. Je-li D7 = 0, nelze přerušení generovat. Objeví-li se požadavek přerušení za stavu D7 = 0, je vnitřně zaznamenán v PIO a přenesen do CPJ po uvolnění (při D7 = 0). Bity D6, D5 a D4 jsou používány hlavně v způsobu -3, avšak nahození D4 (D4 = 1) v řídícím slově během kteréhokoliv způsobu operace způsobí vynulování nevyřizovaného požadavku na přerušení. Bit D6 (and/or) definuje logické operace, jež mohou být provedeny při monitorování portu. Je-li D6 = 1, je specifikována funkce AND, při D6 = 0 pak funkce OR. Např. je-li specifikována funkce AND, musí všechny bity nabýt specifikovaný stav dřív, než bude generováno přerušení, zatímco funkce OR generuje přerušení, jestliže některý specifikovaný bit přechází do aktivního stavu. Bit D5 definuje aktivní polaritu linky datové sběrnice portu, jež má být monitorována. Je-li tedy D5 = 1, pak datové linky portu jsou monitorovány pro stav o úrovni log "1", při D5 = 0 pak pro stav o nízké úrovni (log "0").

Jestliže bit D4 = 1, pak následující řídící slovo, vyslané do PIO, definuje maskování:

	D7	D6	D5	D4	D3	D2	D1	D0
řídící slovo	Mb7	Mb6	Mb5	Mb4	Mb3	Mb2	Mb1	Mb0

Pouze ty linky portu, jejichž maskovací bit je nulový, budou monitorovány pro generování přerušení.

Uvolňovací klopný obvod přerušení portu může být nulován (reset) nebo nahozen (set log "1"), aniž by bylo nutné modifikovat zbytek řídícího slova přerušení, a sice následujícím příkazem ve tvaru osmibitového slova:

	D7	D6	D5	D4	D3	D2	D1	D0
příkaz:	int.	X	X		0	0	1	1
	enable							

kde D7 se rovná nule či jedničce podle přání programátora.

Shrneme-li výše uvedené, pak na popisovaném podpůrném obvodu - proti obdobnému typu 8255 konkurenčního výrobce - jsou zvláště význačné při práci v modu -3 schopnosti určení:

- které z osmi vývodů portu mají sloužit jako vstupní či výstupní,

- které ze vstupních vedení mají vyvolávat přerušení a které nikoliv,
- zda k vyvolání přerušení poslouží nízká (L = log "0") či vysoká (H = log "1") úroveň signálu,
- zda vyvolání přerušení naprogramovanými vstupními vedeními má být mezi sebou provázané logickým součtem (OR) nebo logickým součinem (AND).

Všechny tyto stavy jsou realizovatelné libovolně často někde v uživatelském programu vydáním jednoho či více řídících slov paralelnímu obvodu, tj. jeho naprogramováním.

II.2. Z80-SIO

Tento podpůrný obvod má v principu stejnou funkci jako v předcházejícím popsany paralelní stykový (= podpůrný) obvod, a sice umožňovat datovou komunikaci mezi mikropočítačem a vnějším okolím. Ta se však v tomto případě děje sériově; odtud i jeho název: sériový vstupně-výstupní obvod. Tím je vhodný zejména pro připojení obrazkových terminálů, tiskáren se sériovými vstupy, jednotek pružných disků a všeobecně sériových datových kanálů.

Obvod obsahuje dva úplné obousměrné kanály, tzn. čtyři sériové vstupně-výstupní porty, přičemž oba kanály mohou pracovat jak synchronně, tak i v asynchronním režimu. V posledně jmenovaném režimu mohou být přenášena slova o délce 5, 6, 7 nebo 8 bitů. Ke konci každého slova je automaticky přidáván 1,

lal/2 nebo 2 stop-bity. SIO - obdobně jako i jiný UART - generuje paritní bit (sudý, lichý, žádný), provádí detekci parity, rozpoznává chybu rámce, přeplnění a přerušení. Jsou přípustny hodinové kmitočty rovné 1x, 16x, 32x nebo 64x datové rychlosti.

Mimo již zmíněný synchronní a asynchronní provoz je též možný bitově orientovaný protokol, jako je IBM BiSync, HDLC-high data link communication, SDLC-synchronous data link communication aj. Z80-SIO může generovat CRC kódy v každém synchronním způsobu a je programován CPJ v tradičním asynchronním formátu.

Struktura obvodu

Blokové schéma na obr. 19 zachycuje vnitřní strukturu obvodu, sestávající ze sběrniceového rozhraní, logiky vnitřního řízení, logiky řízení přerušení, řízení modemu a dvou plně duplexních kanálů A a B. Logika řízení přerušení určuje, který kanál (a tím i které periferní zařízení) má vyšší prioritu; v dané struktuře má vyšší prioritu vždy kanál A před B. Každý z obou kanálů je realizován několika osmibitovými registry včetně vyrovnávacích registrů přijímače a vysílače a dvěma šestnáctibitovými registry pro generování a ověřování bitů CRC (cyclic redundancy check), dle CRC-16 či -CCITT.

Z80-SIO je vyroben technologií N-MOS, je umístěn ve čtyřicetivývodovém pouzdru DIL s roztečí 15 mm, k napájení vyžaduje jen jedno napětí +5 V, k provozu vystačí s jednofázovým hodinovým kmitočtem. Na obrázku je zachyceno funkční rozdělení jeho vývodů (vstupů a výstupů), rovněž tak i jejich číselné označení.

Význam jednotlivých vývodů obvodu Z80-SIO

DO až D7 - vývody pro připojení k datové sběrnici mikropočítače. Jsou obousměrné a třístavové; přes ně se děje přenos dat z a do mikropočítače, dále pak i řídicích slov

- $\overline{B/A}$ - vstup pro volbu kanálu (při úrovni log "1" je vybrán kanál B)
- $\overline{C/D}$ - vstup pro volbu řízení (log "1") nebo přenos dat (log "0")
- $\overline{CE}$ - vstup, aktivní v nule, uvolňující obvod (chip enable)
- $\overline{MI}$ - vstup, aktivní v nule, pro příjem signálu strojního cyklu jedna
- $\overline{IORQ}$ - vstup, aktivní v nule, pro příjem stejnojmenného signálu z CPJ
- $\overline{RD}$ - vstup, aktivní v nule, detekující cyklus čtení CPJ
- $\emptyset$ - vstup systémového taktu
- $\overline{RESET}$ - nulovací vstup, aktivní v nule, uzavírá oba přijímače a vysílače a uvádí řízení modemu do úrovně log "1". Při resetu jsou interputy uzavřeny, po resetu musí být zapsána řídící slova, aby mohla data být přijímána či vysílána
- $\overline{IEI}$ - vstup, aktivní v jedničce, pro přerušení (interrupt enable in)
- $\overline{IEO}$ - přerušovací vstup, aktivní v jedničce. $\overline{IEI}$ a $\overline{IEO}$ formují řetězcové propojení vnějších zařízení pro prioritní řízení přerušení (daisy-chaining)
- $\overline{INT}$ - výstup, aktivní v nule, indikující, že SIO požaduje přerušení od CPJ
- $\overline{WAIT/READY A}$ - dva vstupy, každý pro jeden kanál. Mohou být naprogramovány buď ke spolupráci s řadičem DMA jako linky "ready", nebo k synchronizaci rychlosti dat mezi CPJ a SIO
- $\overline{WAIT/READY B}$
- $\overline{CTSA}, \overline{CTSB}$ - dva vstupy, aktivní v nule, každý pro jeden kanál. Vstupy jsou navázány na Schmittovy klopné obvody, což umožňuje přivedení i pomalých signálů (s malou strmostí nástupní hrany pulsu). Mohou být naprogramovány jako AUTO ENABLES, kdy působí ve funkci uvolňování přenosu, nebo mohou být naprogramovány pro řídící účely
- $\overline{DCDA}, \overline{DCDB}$ - dva vstupy, aktivní v nule, každý pro jeden kanál (data carrier detect), působí jako uvolňovací pro příjem - tedy obdobně jako CTS-, které v módu AUTO ENABLE uvolňují vysílání

$\overline{RxDA}$, $\overline{RxDB}$ - dva vstupy, aktivní v jedničce, určené pro příjem dat

$\overline{TxDA}$, $\overline{TxDB}$ - dva výstupy, aktivní v jedničce, pro vysílání dat

$\overline{RxCA}$, $\overline{RxCB}$ - dva hodinové vstupy přijímače, aktivní v nule, navázané na Schmittovy klopné obvody

$\overline{TxCA}$, $\overline{TxCB}$ - dva hodinové vstupy vysílače, aktivní v nule, navázané na Schmittovy klopné obvody

Pozn.: vzhledem k danému počtu vývodů použitého pouzdra jsou k dispozici pouze dva vývody pro tři signály: $\overline{TxCB}$, $\overline{RxCB}$ a $\overline{DTRB}$. Ty hodinové jsou obvykle propojeny spolu, tedy: $\overline{RxTxCB}$, $\overline{DTRB}$ je pak samostatný výstup. Pokud však by byla požadována odchylná hodinová rychlost či fáze přijímače a vysílače, musí být hodinové signály samostatné. Proto se shledáváme s dvěmi verzemi Z80-SIO, a sice SIO/0 s hodinovými vstupy spojenými a SIO/1 s oddělenými. Označení a číslování předmětných vývodů u obou verzí vypadá takto:

SIO/0	27	-	$\overline{RxTxCB}$
	26	-	$\overline{TxDB}$
	25	-	$\overline{DTRB}$
SIO/1	27	-	$\overline{RxCB}$
	26	-	$\overline{TxCB}$
	25	-	$\overline{TxDB}$

Použití, jakož i výskyt SIO/0 je však častější.

$\overline{RTSA}$, $\overline{RTSB}$ - dva výstupy, aktivní v nule, každý pro jeden kanál (request to send), indikují stav bitu RTS v synchronním i asynchronním provozu

$\overline{DTRA}$, $\overline{DTRB}$ - dva výstupy, aktivní v nule (data terminal ready). Výstupy indikují stav bitu DTR

$\overline{SYNCA}$, $\overline{SYNCB}$ - dva vývody, použitelné jako vstupy či výstupy, aktivní v nule, pro účely synchronizace. Je-li volen způsob vnější synchronizace, znakový rámec započíná při následující vzestupné hraně signály $\overline{RxC}$. Je-li volena vnitřní znaková synchronizace, působí vývody jako výstupy aktivní

během části hodinového cyklu, v němž je rozeznán synchronizační znak. Synchronizační podmínka není trvale zaznamenávána, takže výstup je aktivní vždy v těch okamžicích, kdy je rozeznána synchronizační stopa, bez ohledu na provázanost znaků. V asynchronním způsobu jsou předmětné vývody pouze vstupy pro HUNT/SYNC bity ve stavovém registru 0 a mohou být užity pro jakoukoli požadovanou vstupní funkci. Je-li uvolněn interrupt vnějšího stavu, nemůže být SYNC ponechán jako "plovoucí", neboť by tak mohlo být způsobeno nepravé přerušení. Pokud jsou vývody použity pro vnější synchronizaci, jsou aktivní s klesající hranou hodinového pulsu RxC.

Řídicí registry SIO a jejich programování

Způsob práce SIO je určen obsahy řídicích registrů. Ty musí být ovšem naprogramovány ještě před započatím činnosti SIO, ovšem některé povely (řídicí slova) a způsoby mohou být měněny během činnosti SIO. Stavový registr může být člen v kterémkoliv okamžiku. Obvod SIO může být naprogramován pro asynchronní přenos dat (nejčastěji používaný způsob), popřípadě pro synchronní v různých formátech (monosync, bisync, external sync detect) se čtyřmi způsoby přerušení (1 - bez přerušení, 2 - s přerušením na první znak, 3 - s přerušením na každý znak s generováním vektoru, 4 - s přerušením na každý znak bez generování vektoru), dále v módu SDLC.

Nyní je již zřejmé, že Z80-SIO je vícefunkční stykový obvod navržený výrobcem k uspokojení různých požadavků na sériovou komunikaci, i když jeho hlavní role spočívá v sériově-paralelní a paralelně-sériové konverzi dat.

Používá se série povelů (řídicích slov) k tzv. počáteční iniciaci, tj. určení způsobu činnosti SIO, počtu bitů ve znaku, počtu stop-bitů, synchronizačních znaků, přenosové rychlosti apod.

Každý z obou kanálů obsahuje řídicí registry, jež musí být naplněny softwareově; volba kanálu ($B/\bar{A}$) a stavu řízení ($C/\bar{D}$) se děje obvykle prostřednictvím vedení adresové sběrnice. Z příložených úrovní na citovaných vstupech vyplývá pak funkce, viz níže:

$C/\bar{D}$	$B/\bar{A}$	funkce
1	0	pro řídicí slovo kanálu A
1	1	pro řídicí slovo kanálu B
0	0	pro přenos dat kanálem A
0	1	pro přenos dat kanálem B

Z80-SIO obsahuje osm registrů zápisu (write), jejichž naplněním je dána funkční schopnost každého kanálu. Všechny tyto registry, s výjimkou prvního (write register 0) vyžadují dvoubytovou informaci k správnému naprogramování. První slabika (byte) svými třemi nejméně významnými bity (D0 až D2) určuje programovaný registr zápisu, zatímco druhá slabika je již aktuální ř i d i c í slovo, které je vloženo do daného registru.

Registr zápisu 0 je zvláštním případem: RESET - ať již jako vnitřní povel či vnější vstup - vykonává jeho iniciaci. Všechny základní povely (CMD0 až CMD2) a kontrolní znaky CRC0 a CRC1 mohou být dosaženy jedním bytem. Na dále uvedené tabulce jsou zakresleny formáty registrů zápisu včetně vyznačení významů jejich jednotlivých bitů.

Mimo tyto registry zápisu obsahuje ještě Z80-SIO tři čtecí registry (read registers), z jejichž obsahu může být přečten status každého kanálu. Stavová informace (= status) obsahuje podmínky chyb, přerušovací vektor a standardní komunikační stykové signály protokolu. K přečtení obsahu vybraného čtecího registru musí být softwarem nejprve zapsán do SIO byte obsahující označení registru (D0 až D2) stejným způsobem jako u registru zápisu. Pak - pomocí operace READ - může být přečten stav adresovaného čtecího registru centrálně.

ní procesorovou jednotkou. Významné je, že programátor - po označení registru - má volnost rozhodnutí, zda bude předmětný registr testovat (číst) či provádět jeho iniciaci. V další tabulce jsou uvedeny formáty čtecích registrů včetně vyznačení významu jejich jednotlivých bitů. Bližší podrobnosti programování registrů nalezne zájemce v literatuře /37/ a /53/.

II.3. Z80-CTC

V některých případech použití mikropočítačů pro řízení je nutné dodržení určitých časových požadavků. Tak ku příkladu při styku s vnějším zařízením bez kvitování musí po uplynutí lhůty následovat přerušení vyčkávací smyčky, aby tak nebyl mikropočítač blokován na neurčitý čas. Rovněž při řízení procesů musí být vstupní kanály dotazovány nebo jsou přes ně vysílány informace v určitých časových úsecích. Vyhovění časovým nárokům sice může být realizováno mikroprocesorem, a sice odpracováním speciálních časovacích programů. Během takto vyplněného času však není CPJ k dispozici pro vlastní uživatelský program, a mimoto je dodržení exaktních časových podmínek těžko uskutečnitelné, neboť musí být respektován průběhový čas uživatelského programu. Ten navíc nemusí být konstantní, neboť mnohdy je závislý na vstupních datech - a tím má i variabilní délku.

Z těchto důvodů vyplynula nutnost vyvinutí speciálních časovacích obvodů (např. u fy Intel typ 8253) - /54/, jež mohou být naprogramovány řídicím slovem z procesoru. Jejich činnost pak je dále již nezávislá na CPJ. Zpravidla načítají hodinové impulsy či jejich n-tiny, a to až k dosažení předem dané konečné hodnoty, čímž uplyne definovaný časový interval. Dosažení konečné hodnoty je indikováno zpravidla přerušením. Mnohdy jsou takovéto časovače programovatelné též jako čítače; místo hodinového taktu jsou na jejich vstupy přiváděny impulsy z vnějšího okolí (odpovídající sledovaným událostem), jež jsou postupně načítány. Aktuální stav čítače může být kdykoli - prostřednictvím příkazů v/v - předán procesoru.

Časovač-čítač slouží tedy ke koordinovanému průběhu a kontrole řízeného procesu, k realizaci vazeb programových přerušení a jako programovatelné časové normály mikropočíta-
čů (např. jako generátor přenosové rychlosti pro SIO apod.). Jedním z dalších podpůrných obvodů ze základní čtveřice série Z80 je Z80-CTC = čítačový a časovací programovatelný obvod.

Z80-CTC je integrovaný obvod LSI, umístěný v dvacetiosemivývodovém pouzdře DIL s roztečí 15 mm, vyrobený technologií N-MOS, vyžadující k svému napájení jedno napětí +5 V a jednofázový systémový takt ϕ , jehož všechny vstupy a výstupy jsou TTL kompatibilní, (obr. 21).

Struktura obvodu

Blokové schéma Z80-CTC je na obr. 22. Skládá se ze sběrnice rozhraní - přímo připojitelného k datové sběrnici mikroprocesoru Z80 - logiky vnitřního řízení, logiky řízení přerušení (tedy obdobně jako předcházející stykové obvody Z80-PIO a Z80-SIO) a sady čtyř kanálů vzájemně nezávislých čítačů/časovačů, identifikovatelných číselným označením 0 až 3.

CTC má schopnost generovat přerušovací vektor pro každý separátní kanál. Citované čtyři kanály mohou být propojeny do prioritního řetězce, přičemž kanál 0 má vždy nejvyšší prioritu pro přerušení.

Každý kanál se skládá ze dvou registrů, dvou čítačů a řídicí logiky; registry jsou: osmibitový registr časové konstanty a osmibitový registr řízení kanálu, čítače jsou: osmibitový sestupný čítač a osmibitový dělič (prescaler).

Registr řízení kanálu

Jak plyne z výše uvedeného, CTC obsahuje čtyři tyto registry. Volba kteréhokoliv z nich pro zápis řídicího slova se děje prostřednictvím vstupů CS_0 a CS_1 takto:

kanál 0 - $CS_0 = 0$, $CS_1 = 0$, kanál 1 - $CS_0 = 1$, $CS_1 = 0$,
kanál 2 - $CS_0 = 0$, $CS_1 = 1$, kanál 3 - $CS_0 = 1$, $CS_1 = 1$

Dělič (prescaler) je osmibitový registr, použitelný jen při časování (timer mode), který může být naprogramován mikroprocesorem přes registr řízení kanálu. Programuje se dělení vstupního hodinového taktu $\emptyset$, a to šestnácti nebo dvěstěpadesáti šesti. Výstup z děliče je pak veden na vstup sestupného čítače (down counter), který - jak při iniciaci, tak vždy po dosažení nulového obsahu - je automaticky naplněn obsahem registru časové konstanty. Vždy, když čítač po odečítání dosáhne nulového obsahu, nabyde jeho výstup ZC (zero count) úrovně log "1".

Registr časové konstanty (time constant register) - TC je osmibitový registr, používaný jak při čítání (counter mode), tak i při časování. Programován je mikroprocesorem hned po kanálovém řídicím slovu, a sice časovou konstantou 1 až 256. Tento registr uloží naprogramovanou hodnotu do sestupného čítače v okamžiku iniciace nebo při jeho nulovém obsahu. Je-li vložena do registru TC nová konstanta, zatímco čítač odečítá, nová hodnota je platná až po ukončení čítání (časování).

Sestupný čítač je osmibitový registr použitelný v obou zmíněných modech. Je naplněn při iniciaci, dále pak přes TC při dosažení nuly. Sestupný čítač je dekrementován (tj. jeho obsah je zmenšen o jedničku) při každé hraně vnějšího hodinového taktu, ať již systémového taktu $\emptyset$ (při odečítání), nebo děleného taktu z děliče (při časování). V kterémkoli okamžiku - provedením instrukce I/O READ - při adresaci příslušného kanálu CTC může mikroprocesor zjistit stav čítače.

Kanály CTC mohou být naprogramovány ke generování požadavku na přerušeni při každém dosažení nulového obsahu čítače. V kanálech 0, 1 a 2 při dosažení podmínky vynulování objeví se signalizační impuls na odpovídajícím vývodu ZC. Avšak vzhledem k omezenému počtu vývodů není tomu tak u kanálu 3.

Logika řízení přerušení zaručuje činnost CTC v souladu se systémem prioritního přerušování mikroprocesoru Z80, kde prioritá jakékoliv periférie je determinována jejím fyzickým umístěním v konfiguraci. Signály IEI a IEO zajišťují obsluhu v soustavě-řetězci periférií.

Účelem generovaného požadavku na přerušení u CTC je - jako i u jiných periférií - přimět CPJ k vykonání obslužné rutiny přerušení. Dle systému prioritního přerušování Z80, zařízení či kanály s nižší prioritou nemohou se domáhat přerušení, pokud zařízení s vyšší prioritou je právě obsluhováno. Naproti tomu pro periférie či kanály s vyšší prioritou je přerušení obsluhy možné.

Jsou-li kanály CTC naprogramovány ke generování požadavku na přerušení, pak - má-li dojít k realizaci - musí CPJ pracovat v modu 2, viz stať 1.5 - Žádost o přerušení. Po přijetí požadavku (žádosti) vyšle mikroprocesor potvrzení, načež logika řízení přerušení CTC určí kanál s nejvyšší prioritou dožadující se přerušení. Tehdy se stane vstup IEI časovače CTC aktivní (tj. nabyde úrovně $H = \log "1"$), čímž indikuje, že žádné další zařízení vyšší priority v řetězci není obsluhováno; na datovou sběrnici je umístěn osmibitový přerušovací vektor. Jeho pět bitů vyššího řádu bylo však do CTC zapsáno již při iniciaci - další dva bity jsou uloženy přerušovací logikou jako binární kód korespondující s kanálem dožadujícím se přerušení, a konečně poslední, nejméně významný bit DO je nulový, viz schéma:

D7	D6	D5	D4	D3	D2	D1	DO	
V7	V6	V5	V4	V3	X	X	0	
kde X = 0 nebo 1, tedy					0	0	-	kanál 0
					0	1	-	kanál 1
					1	0	-	kanál 2
					1	1	-	kanál 3

Přerušovací vektor se použije k nastavení ukazatele na místo v paměti, kde je v tabulce uložena adresa obslužné rutiny přerušování. Vektor reprezentuje nižší byt, zatímco CPJ přečte obsah z registru I jako vyšší byte šestnáctibitového ukazatele. Takto označená adresa místa v paměti obsahuje nižší byte, následující adresa (vyšší) obsahuje vyšší byte adresy, na níž již leží první instrukce, tzn. začíná vlastní obslužná rutina přerušování. Takto tedy v modu 2 jediný osmibitový vektor, převzatý z CTC, způsobí nepřímé volání do jakéhokoliv místa v paměti.

V systému Z80 je platná konvence, že všechny adresy přerušovacích rutin mají nižší byte v sudé buňce paměti, vyšší byte pak v následující liché buňce. Nejméně významný bit je tedy vždy sudý a nulový.

Instrukce RETI je používána na konci každé přerušovací rutiny k nulování výstupu IEO za účelem správného řízení větvených přerušování různých priorit. CTC monitoruje (sleduje) datovou sběrnici a dekóduje citovanou instrukci, jakmile se objeví. Tak je časovač CTC informován o ukončení přerušovací rutiny mikroprocesoru, aniž by byla nutná další komunikace s CPJ.

Význam jednotlivých vývodů Z80-CTC

DO až D7 - třístavová obousměrná datová sběrnice; DO je nejméně významné datové vedení

CS0, CS1 - dva vstupy, aktivní v jedničce, pro výběr kanálu 0 až 3

$\overline{CE}$ - vstup, aktivní v nule, uvolňující obvod. Při uvolnění může CTC přijmout řídicí slovo, vektor přerušování či hodnotu časové konstanty během cyklu "I/O write" z CPJ, nebo vyslat obsah sestupného čítače do CPJ během cyklu "I/O read". V mnoha aplikacích je signál pro $\overline{CE}$ odvozen z osmi méně významných bitů adresové sběrnice pro kteroukoliv z v/v adres brán odpovídajících citovaným čtyřem kanálům CTC

- $\emptyset$ - vstup systémového taktu (jednofázový hodinový takt je použit k synchronisaci určitých vnitřních signálů)
- $\overline{M1}$ - vstup, aktivní v nule, pro příjem signálu strojného cyklu jedna z CPJ. Je-li $\overline{M1}$ aktivní a též $\overline{RD}$ je aktivní, pak CPJ přináší instrukci z paměti. Je-li však $\overline{M1}$ aktivní a též $\overline{IORQ}$, CPJ potvrzuje přerušování s vybitím CTC k uložení přerušovacího vektoru na datovou sběrnici Z80, pakliže používá prioritního řetězce a jeden z jeho kanálů se domáhá přerušování
- $\overline{IORQ}$ - vstup, aktivní v nule, pro příjem stejnojmenného signálu z CPJ. Signál $\overline{IORQ}$ se používá v konjunkci s $\overline{CE}$ a $\overline{RD}$ k přenosu dat a řídicích slov kanálů mezi CPJ a CTC. V průběhu zápisového cyklu (write cycle) musí být aktivní $\overline{IORQ}$ a $\overline{CE}$, $\overline{RD}$ pak neaktivní. CTC totiž nedostává specifický zápisový signál, ale generuje si jej vnitřně inverzí z platného $\overline{RD}$. V čtecím cyklu CTC musí být aktivní signály $\overline{IORQ}$, $\overline{CE}$ a $\overline{RD}$ k přenosu obsahu sestupného čítače na datovou sběrnici
- $\overline{RD}$ - vstup, aktivní v nule, indikující cyklus čtení CPJ
- $\overline{IEI}$ - vstup, aktivní v jedničce, pro přerušování. Pomáhá vytvořit systémový široký prioritní řetězec, který stanoví priority, jestliže více než jedno zařízení v systému má schopnost požadovat přerušování
- $\overline{IEO}$ - výstup, aktivní v jedničce
- $\overline{INT}$ - výstup, aktivní v nule, indikující požadavek přerušování; u CTC tedy v okamžiku dosažení nulového obsahu sestupného čítače (jednoho ze čtyř)
- $\overline{RESET}$ - nulovací vstup, aktivní v nule. Zastavuje čtení ve všech kanálech a nuluje uvolňovací bity přerušování ve všech řídicích registrech. Uvádí výstupy ZC/TO do neaktivních stavů a výstupy datové sběrnice do vysokoimpedančního stavu
- CLK/T_1 - vstup, jehož aktivitu volí uživatel - low/high. Čtyři vstupy odpovídají čtyřem kanálům CTC. V čtecím modu aktivní hrana na tomto vstupu dekrementuje sestupný čítač; uživatel může zvolit čelní či týlovou hranu pulsu jako aktivující

ZC/TO₁ - výstup, aktivní v jedničce (zero count-timeout).
 Tři výstupy, odpovídající kanálům 0, 1 a 2. Jak
 v čítacím, tak i v časovacím modu je indikován nulový stav sestupného čítače jedničkovým pulsem
 na daném kanálovém výstupu ZC/TO_i, kde i = 0, 1
 nebo 2

Programování časovače Z80-CTC

Před započatím jakékoliv operace CTC kanálů musí být mikroprocesorem vloženo do CTC řídicí slovo kanálu a datové slovo časové konstanty. Pakliže v řídicím slově kanálu je sedmým bitem připuštěno přerušování (D7 = 1), musí být vložen ještě do CTC přerušovací vektor, který je vyhovující pro všechny čtyři kanály.

1. Uložení řídicího slova kanálu do registru

Pomocí CS0 a CS1 je volen požadovaný kanál - obvykle přes adresové linky A0 a A1 a řídicí slovo je zapsáno v cyklu I/O write. Charakteristické pro řídicí slovo je, že jeho nejméně významný bit D0 je vždy jedničkový, viz schéma:

D7	D6	D5	D4	D3	D2	D1	D0
X	X	X	X	X	X	X	1

kde X = 0 nebo 1

Ostatních sedm bitů svou zvolenou úrovní určují operační způsoby a podmínky, což bude dále ukázáno:

- D7 = 1 : požaduje se generování žádosti o přerušování vždy při nulovém stavu sest. čítače jak v čítacím, tak i v časovacím způsobu
- D7 = 0 : přerušování není dovoleno
- D6 = 1 : požaduje se čítací způsob (dělič - prescaler - není použit)
- D6 = 0 : požaduje se časovací způsob. Dělič je buzen hodinovým kmitočtem systému ϕ , výstup děliče budí sestupný čítač. Na jeho výstupu ZC/TO je sled pulsů o perio-

dě dané součinem $t_c \cdot P \cdot TC$, kde t_c je perioda hodinového taktu $\emptyset$, P je dělicí činitel 16 nebo 256 a TC je časová konstanta 1 až 256

- D5 = 1 : určuje dělicí faktor - 256 (definuje se jen pro časování)
- D5 = 0 : určuje dělicí faktor - 16 (definuje se jen pro časování)
- D4 = 1 : pozitivní hrana pulsu určuje start časování, nebo pozitivní hrana pulsu dekrementuje sestupný čítač
- D4 = 0 : negativní hrana pulsu startuje operaci časování, nebo negativní hrana pulsu dekrementuje sestupný čítač
- D3 = 1 : jako u D5 definuje se též jen pro časování. Externí spouštěcí puls je platný pro start operace časování po nástupné hraně T2 strojního cyklu následujícího po uložení časové konstanty. Dělič je dekrementován o dva hodinové takty později po týlu impulsu - jinak o tři takty. Jakmile je časovač odstartován, běží volně rychlostí určenou registrem časové konstanty
- D3 = 0 : definuje se jen pro časování. Časovač začíná operaci při naběžné (stoupající) hraně T2 strojního cyklu následujícího po tom, jenž uložil časovou konstantu
- D2 = 1 : označuje, že následující slovo k zapsání do kanálu bude datové slovo časové konstanty
- D2 = 0 : nebude následovat datové slovo čas. konstanty. Z naprogramování bitu D2 do tohoto stavu vyplývá, že řídicí slovo kanálu hodlá operativně předatovat stav kanálu. (Kanál totiž nemůže operovat bez správně naprogramovaného datového slova v registru časové konstanty; nahození bitu 2 v řídicím slově kanálu představuje jedinou cestu zápisu do registru časové konstanty)
- D1 = 1 : resetování kanálu. Kanál zastavuje čítání či časování. Jsou-li nastaveny bity D2 = 1 a D1 = 1, pak kanál pokračuje v operaci po uložení časové konstanty
- D1 = 0 : kanál pokračuje v běžné operaci.

2. Uložení datového slova časové konstanty do TC registru

Kanál nemůže započít činnost v časování či čítání, jestliže ještě nebylo mikroprocesorem vloženo datové slovo časové konstanty do příslušného registru CTC. Datové slovo CT následuje po řídícím slovu kanálu za předpokladu, že bit D2 = 1 (v řídícím slově). Datové slovo časové konstanty tvoří celé číslo v rozsahu 1 až 256 (jsou-li všechny bity slova rovny nule, je tento stav interpretován jako číslo 256). Tvar datového slova je:

D7	D6	D5	D4	D3	D2	D1	D0
TC7	TC6	TC5	TC4	TC3	TC2	TC1	TC0

kde $TC_i = 0$ nebo 1 při $i = 0$ až 7.

3. Uložení přerušovacího vektoru do registru

Časovač Z80-CTC byl navržen k součinnosti se Z80-CPU při tzv. druhém způsobu přerušování (mode -2), při němž vektor přerušování působí (po vydání) jako dolní byte ukazovatele adresy obslužné rutiny přerušování.

Tvar slova s přerušovacím vektorem je následující:

D7	D6	D5	D4	D3	D2	D1	D0
V7	V6	V5	V4	V3	X	X	0

, kde X = 0 nebo 1,

podle zvoleného kanálu. Charakteristické zde je, že nejméně významný bit D0 je vždy nulový. (Tím je označeno pro CTC, že se jedná o přerušovací vektor, který má být uložen do příslušného registru, a nikoliv řídící slovo, které končí jedničkovým bitem D0.)

V3 až V7, tj. horních pět bitů, zadává uživatel, rovněž tak D0 = 0. Bity D2 a D1 pro zadání jsou nulové - tak jako kdybychom programovali pouze kanál 0 CTC. Ovšem při vydání vektoru časovač CTC automaticky sám doplní úroveň D2 a D1 ve shodě s binární adresou toho kanálu, který vydal žádost o přerušování. Z uvedeného již vyplývá, proč je část slova s přerušovacím vektorem V7 až V3 stejná pro všechny kanály.

Závěrem této stati uveďme příklad zapojení jednoduchého mikropočítačového systému podle /31/, kde kromě dvou obvodů PIO se shledáváme s jedním časovačem Z80-CTC, adresovaným a uvolňovaným linkami AO, A1 a A2. Z praktického hlediska je na předmětném schématu zajímavé jednak připojení dynamické paměti RAM pomocí běžných obvodů TTL MH 7404 a UC 7402, jednak přerušovací řetězec programovatelných podpůrných obvodů pracujících spolu s CPJ v modu -2. Priorita žádostí o přerušování je dána pořadím periferního obvodu v řetězci vzniklém propojením vstupu IEI následujícího obvodu s výstupem IEO předcházejícího obvodu, přičemž u obvodu s nejvyšší prioritou je vstup IEI připojen pevně na úroveň log "1", viz obr. 23.

II.4. Z80-DMA

Z80-DMA (direct memory access) je obvod přímého přístupu do paměti. Přímý přístup do paměti je operace velmi užitečná ve výpočetní technice, neboť dovoluje přímý přenos dat z externího zařízení - periférie do paměti počítače, aniž by však k tomu bylo zapotřebí součinnosti CPJ. Tím je přenos dat značně urychlen; uvážíme-li, že při běžném způsobu přenosu jednoho každého datového slova do specifikovaného místa paměti je nutno nejprve vykonat instrukci přesunu vstupního data do střadače CPJ a jako druhou instrukci pak přesun informace ze střadače do adresované buňky paměti, pak při způsobu DMA provádění zmíněných instrukcí zcela odpadá. DMA - přímý přístup do paměti - tedy dovoluje přímé umístění dat z periférie do vyhrazené oblasti paměti; při větším počtu dat přímo přenášovaných je časová úspora proti běžnému způsobu značná. (Citovaný způsob se často využívá při komunikaci mezi pevnými disky typu Winchester o značné datové kapacitě, či systémy disketami a operační velkokapacitní pamětí mikropočítačového systému, což vede k zrychlení obslužného provozu, apod.)

Z80-DMA je programovatelný stykový obvod, který zajišťuje či generuje všechny adresovací, časovací a řídicí signály k uskutečnění přenosu bloku dat mezi dvěma bránami v systému

opírajícím se o Z80-CPU. Brány mohou představovat operační systémovou paměť nebo jakékoliv vstupně-výstupní periferní zařízení systému.

Struktura obvodu

Blokové schéma na obr. 24 zobrazuje vnitřní strukturu obvodu, sestávající z více částí provázaných vnitřní datovou sběrnicí, které budou v dalším stručně popsány. Obvod DMA je vyroben technologií N-MOS a je umístěn ve čtyřicetivývodovém pouzdru DIL s roztečí 15 mm, k napájení vyžaduje jen jedno napětí +5 V. K provozu vystačí s jednofázovým hodinovým kmitočtem ϕ . Další obr. 25 zachycuje funkční rozdělení vývodů pouzdra DMA, rovněž tak i jejich číselné označení.

Jednotlivé části obvodu jsou:

- sběrniceové rozhraní, umožňující přímé připojení obvodu k systémovým sběrnicím mikroprocesoru Z80
- řídicí logika a řídicí registry, nastavující třídu, způsob práce a ostatní základní řídicí parametry DMA
- adresovací, čítací a pulsní obvody, generující správné adresy portů pro operace čtení a zápisu při zajištění adresové inkrementace či dekrementace. Obvod čítání slabik kontroluje počet přenášených či hledaných bytů; pulsní obvod vydává v určitý okamžik signální impuls
- časovací obvod, dovolující uživateli specifikovat časování operace "čtení/zápis" pro oba adresované porty kanálu
- srovnávací obvod (match circuitry), obsahující srovnávací a maskovací registr pro porovnání bitů slabiky
- obvod přerušení a žádosti o sběrnicí, obsahující řídicí registr, logiku prioritního dekódování a registr přerušovacího vektoru, a
- stavový registr, obsahující běžný status DMA.

Dále popsané registry výše zmíněných částí DMA jsou k dispozici uživateli k naprogramování či indikování jejich činnosti; jsou to:

řídící registry - obsahují řídící informace pro DMA, jako např. kdy zahájit přerušování či generování pulsu, jaký způsob či třídu operace provádět apod. (jen zápis - 8 bitů)

časovací registry - obsahují časovací parametry pro obě brány (jen zápis - 8 bitů)

registr vektoru přerušování - obsahující osmibitový vektor, jenž DMA umístí na datovou sběrnici po obdržení signálu IORQ během sekvence potvrzení přerušování, pokud je to zařízení s nejvyšší prioritou dožadující se přerušování (čtení i zápis - 8 bitů)

registr délky bloku - obsahuje celkovou délku bloku dat, jež má být vyhledána nebo přenesena (jen zápis - 16 bitů)

čítač slabik - čítající počet přenášených či vyhledávaných slabik. Po příkazu "load" či "continue" je čítač slabik vynulován. Potom jej každá operace přenosu inkrementuje, až se rovná obsahu registru délky bloku. V tom okamžiku je nahozen "konec bloku" ve stavovém registru a operace je zastavena. Je možno naprogramovat též generování přerušování (jen čtení, 16 bitů)

srovnávací registr - obsahuje slabiku, pro níž je hledán protějšek v operaci vyhledávání (search) - (jen zápis - 8 bitů)

maskovací registr - obsahuje osmibitovou masku určující, které bity mají být přezkušovány pro protějšek (jen zápis - 8 bitů)

registr adresy startu/port A a port B - obsahuje adresy startu pro oba porty, zahrnuté v operacích přenosu. V operaci "jen vyhledávání" je specifikována pouze adresa jednoho portu. Pouze adresy startu paměti vyžadují udání horní a dolní slabiky, vstupně-výstupní brány jsou obecně adresovány dolními osmi bity (= dolní slabikou). V tom případě adresa obsažená v registru je pevná adresa (jen zápis - 16 bitů každá)

adresové čítače/port A a port B - jsou naplněny obsahem korespondujících registrů startovní adresy, kdykoliv je započato vyhledávání či přenos příkazy "load" či "continue". Jsou inkrementovány, dekrementovány nebo zůstávají pevné - dle naprogramování (jen čtení - 16 bitů každý)

řídící registr pulsů - obsahuje programem určenou délku bloku v slabikách, po níž DMA generuje signální puls na vývodu $\overline{INT}$. (Protože tento puls se objevuje při aktivních signálech $\overline{BUSRQ}$ a $\overline{BUSA\bar{K}}$, neinterpretuje ho CPJ jako požadavek na přerušení. Místo toho je signál používán pro komunikaci s periferními vstupně-výstupními zařízeními, (jen zápis - 16 bitů každý)

stavový registr - nepoužívá bitů D2, D6 a D7. Bity D5 (konec bloku), D4 (match), D3 (nevyřízené přerušení), D1 (aktivní signál ready) a D0 (platná adresa zápisu) - pokud jsou nastaveny (= log "1"), indikují uvedené funkce

Význam jednotlivých vývodů obvodu Z80-DMA

DO až D7 - vývody pro připojení k datové sběrnici mikropočítače. Jsou obousměrné, třístavové. Povel z CPJ, status DMA a data z paměti či periférií jsou přenášena přes tyto vývody

AO až A15 - adresová sběrnice systému. Všechna šestnáct adresovacích linek je použito obvodem DMA k adresování operační paměti či vstupně-výstupních portů

$\emptyset$ - vstup systémového taktu (hodinový kmitočet)

$\overline{M1}$ - vstup, aktivní v nule, pro příjem signálu strojního cyklu jedna (machine cycle One) z CPJ

$\overline{IORQ}$ - vstup/výstup, aktivní v nule, indikující požadavek v/v komunikace systémové sběrnice

$\overline{MREQ}$ - vstup/výstup, aktivní v nule, indikující požadavek paměťové komunikace se systémovou sběrnicí

- RD - vstup/výstup, aktivní v nule, indikující čtení z a do systémové sběrnice
- WR - vstup/výstup, aktivní v nule, indikující zápis do a z systémové sběrnice
- CE/WAIT - vstup, aktivní v nule, uvolňující obvod. Může být též programován do funkce "wait" v průběhu signálu $\overline{BAI} = \log "0"$
- BUSRQ - vstup/výstup, aktivní v nule, vznáší požadavek řízení na adresovou, datovou a řídicí/stavovou sběrnici
- BAI - vstup, aktivní v nule (bus acknowledge in), indikující, že systémové sběrnice jsou uvolněny pro řízení DMA
- BAO - výstup, aktivní v nule (bus acknowledge out) formující společně s BAI řetězcové propojení pro systémové prioritní řízení
- INT - výstup, aktivní v nule, indikující požadavek na přerušování
- IEI - přerušovací vstup, aktivní v jedničce
- IEO - přerušovací výstup, aktivní v jedničce a formující společně s IEI řetězcové propojení pro prioritní řízení přerušování
- RDY - vstup s programovatelnou aktivitou v nule nebo jedničce, monitorovaný obvodem DMA za účelem určení, kdy periferní zařízení přidružené k portu DMA je připraveno k operaci čtení či zápisu.

Operační způsoby a třídy

Obvod DMA může být naprogramován v jednom z možných čtyř operačních způsobů. Jsou to:

- a) po jednom byte (single byte at a time), kdy řízení je vráceno mikroprocesoru vždy po přenosu jednoho každého bytu
- b) přetržitě (burst), kdy operace přenosu probíhá tak dlouho, pokud vstup RDY obvodu DMA je aktivní. Řízení se vrací mikroprocesoru, když RDY přestane být aktivní, na konci bloku či při rovnosti určitých bitů (match), pokud jsou programovány
- c) spojitě (continuous), kdy úplný přenos či vyhledávání bloku

dat je dokončeno před předáním řízení mikroprocesoru, a
d) transparentně, kdy operace DMA se děje během osvěžovacích
period dynamických pamětí, tedy bez viditelných časových
ztrát CPJ

Obvod DMA má tři třídy operací. Jsou to:

1. třída přenosu (transfer only)
2. třída vyhledávání (search only), a konečně
3. kombinovaná třída vyhledávání a přenosu

Během přenosu jsou data čtena z jednoho portu a zapisována
do druhého portu, slabiku po slabice. Porty mohou být napro-
gramovány do funkce operační paměti či periferního vstupně-
výstupního zařízení. Tak je možné, že blok dat může být pře-
psán (přenesen) z jedné části hlavní (= operační) paměti
do jiné její části, nebo z periférie do hlavní paměti.

Během vyhledávání jsou data pouze čtena a srovnávána
slabiku po slabice s obsahy dvou vnitřních registrů DMA
(srovnávacího a maskovacího), z nichž první obsahuje srovná-
vací slabiku (match byte) a druhý zvolenou maskovací slabiku,
jež dovoluje porovnání pouze určitých bitů. Jestliže je ně-
která slabika z vyhledávaných (prohlížených) dat shodná, je
nahozen vnitřní stavový DMA bit. Pokud je tato skutečnost
programově zabezpečena, obvod DMA zastaví operaci vyhledáva-
ní a nebo generuje přerušení.

V poslední operační třídě se jedná o kombinované vyhle-
dávání s přenosem. Při takovémto druhu operace je přenášen
blok data podle 1., pokud se nedojde ke shodnosti slabik.
Pak - jako při vyhledávání - je operace zastavena nebo/a je
generováno přerušení.

Adresování obou portů obvodu DMA je buď pevné, nebo sek-
venční, s inkrementací, nebo dekrementací od startovní adresy.
Délka operace (počet slabik) je specifikována naprogramova-
ným obsahem registru délky bloku. Obvod DMA může adresovat
bloky dat o délce až do 64 KB. Během přenosu jsou generovány
dvě separátní adresy, a sice jedna během čtecího cyklu a jedna
během zápisového cyklu.

Jakmile je obvod DMA naprogramován, může být uvolněn k činnosti. V okamžiku uvolnění (enable), kdy vstup RDY se stává aktivní, požaduje DMA sběrnici úrovní log "0" na výstupu BUSRQ. Mikroprocesor to kvituje signálem BUSACK (= 0), který je obvykle přiveden na vstup BAI obvodu DMA. Jakmile DMA přijme signál BAI, odstartuje svoji programovou operaci; po jejím ukončení změni DMA úroveň na výstupu BUSRQ na log "1".

Nastavení DMA

Z předchozího vyplývá, že obvod Z80-DMA může pracovat různými způsoby v odlišných operačních třídách; volba způsobu a třídy pochopitelně závisí na přání uživatele, který musí obvod DMA příslušně naprogramovat.

Pokud je obvod DMA uvolněn, řídí systémové sběrnice a přenos dat mezi oběma svými porty. Není-li uvolněn, řízení a přenos dat není vykonáván. Nastavení (= naprogramování) obvodu DMA povelovými slovy se může dít jak při uvolněním, tak i při neuvolněném stavu, v němž vytrvá až do následného uvolnění příslušným signálem CE, a to po jeho naprogramování. To se uskutečňuje - jako u předcházejících podpůrných obvodů - řídicími/povelovými osmibitovými slovy (v daném případě tedy slabikami) vydanými mikroprocesorem prostřednictvím výstupních instrukcí OUT.. .

Po přiložení provozního napětí na obvod DMA či po jeho vynulování (reset) nachází se DMA vždy v neuvolněném stavu, v němž nemůže požadovat přístup na sběrnice, a zahájit tak přenos dat, ani započít přerušení. Teprve po přijetí povelových slov, obsahujících informace určené pro řídicí a další registry, může DMA započít svoji naplánovanou činnost.

V následujícím jsou uvedeny tvary šesti různých povelových slov, spolu s významy jejich některých bitů. Slova jsou rozdělena do dvou skupin, a sice skupiny 1 (slovo 1A a 1B) obsahující dvě povelová slova a skupiny 2 obsahující čtyři slova (2A až 2D).

Povelové slovo 1A

D7	D6	D5	D4	D3	D2	D1	D0
0	BLU	BLL	SAU	SAL	X	C1	C0

C1-C0 = 0 0 není povoleno, určuje slovo 1B
= 0 1 přenos
= 1 0 vyhledávání
= 1 1 vyhledávání a přenos

D2 = 1 z portu A je čteno, do portu B je zapisováno (pokud ovšem není zvoleno vyhledávání, při němž port B není nikdy adresován)

D2 = 0 z portu B je čteno, do portu A je zapisováno (pokud ovšem není zvoleno vyhledávání, při němž port A není nikdy adresován)

D3 = SAL - port A, startovací adresa (nižší) následuje

D4 = SAU - port A, startovací adresa (vyšší) následuje

D5 = BLL - následuje délka bloku (nižší)

D6 = BLU - následuje délka bloku (vyšší)

D7 = 0 - nulový osmý bit specifikuje skupinu 1

Povelové slovo 1B

D7	D6	D5	D4	D3	D2	D1	D0
0	TB	AF	I/D	P/M	A/B	0	0

D0 = D1 = 0 specifikuje povelové slovo 1B

D2 = 0 programuje port B

D2 = 1 programuje port A

D3 = 0 port adresuje hlavní paměť

D3 = 1 port adresuje v/v periférii

D4 = 0 po každé slabice je adresa dekrementována

D4 = 1 po každé slabice je adresa inkrementována

D5 = AF pevná adresa

D6 = TB následuje řídicí slovo časování (timing control byte)

Povelové slovo 2A

D7	D6	D5	D4	D3	D2	D1	D0
1	EN	EI	MB	MS	SC	0	0

D0 = D1 = 0 specifikuje povelové slovo 2A
D7 = 1 jedničkový osmý bit specifikuje skupinu 2
D2 = SC (stop on compare) zastav při rovnosti
D3 = MS následuje maskovací byte
D4 = MB následuje srovnávací byte
D5 = EI uvolnění přerušení
D6 = EN uvolnění čipu

Povelové slovo 2B

D7	D6	D5	D4	D3	D2	D1	D0
1	M1	MO	IC	BAU	BAL	0	1

D0 = 1, D1 = 0 specifikuje povelové slovo 2B
D2 = BAL následuje nižší adresa portu B
D3 = BAU následuje vyšší adresa portu B
D4 = IC následuje řídicí slovo přerušení
D6-D5 = M1-MO = 0 0 po jednom byte
 0 1 spojitě
 1 0 přetržitě
 1 1 transparentně

Povelové slovo 2C

D7	D6	D5	D4	D3	D2	D1	D0
1	-	AR	WM	RD	-	1	0

D0 = 0, D1 = 1 specifikuje povelové slovo 2C
D3 = 0 výstup RDY aktivní v nule
D3 = 1 výstup RDY aktivní v jedničce
D4 = 0 jen CE
D4 = 1 CE a WAIT jsou multiplexovány na tomtéž vývodu č. 16
D5 = 0 bez účinku

D5 = 1 automaticky opakuje celou operaci po dosažení konce bloku

Povelové slovo 2D

D7	D6	D5	D4	D3	D2	D1	D0
1	f4	f3	f2	f1	f0	1	1

D1 = D0 = 1 specifikuje povelové slovo 2D

hex	D6	D5	D4	D3	D2	funkce
C3	1	0	0	0	0	reset
C7	1	0	0	0	1	reset port A timing
CB	1	0	0	1	0	reset port B timing
CF	1	0	0	1	1	load
D3	1	0	1	0	0	continue
AB	0	1	0	1	0	enable int
AF	0	1	0	1	1	disable int
A3	0	1	0	0	0	reset int
87	0	0	0	0	1	enable DMA
83	0	0	0	0	0	disable DMA
BB	0	1	1	1	0	read byte follows
A7	0	1	0	0	1	reset RD
BF	0	1	1	1	1	RD status
B3	0	1	1	0	0	force ready
B7	0	1	1	0	1	enable after RETI
8B	0	0	0	1	0	reset status

Význam funkcí:

load - nuluje čítač slabik a ukládá startovací adresu pro oba porty

continue - nuluje jen čítač slabik; adresování pokračuje od právě nacházejícího se místa

enable interrupt - dovoluje výskyt přerušení

disable interrupt - zamezuje výskyt přerušení

reset interrupt - nuluje a neuvolňuje veškeré přerušovací obvody

enable DMA/disable DMA - uvolňuje/zamezuje uvolnění všech operací DMA s výjimkou přerušení

read byte follows - následující zápis do DMA obsahuje bitovou masku určující, který z registrů DMA má být čten

reset RD - následující čtení bude ze stavového registru

RD status - čtení statusu

force ready - ready je považováno za aktivní bez ohledu na stav úrovně vývodu RDY. Používá se při operacích mezi paměťmi, kdy signály RDY nejsou třeba

enable after RETI - DMA nevyžaduje sběrnici, pokud neobdržel signál RETI

reset status - nuluje stavové bity srovnávání (match) a konce bloku

reset - zamezuje přerušení a požadavku sběrnice, nuluje přerušovací obvody.

Řídící slovo READ BYTE

D7	D6	D5	D4	D3	D2	D1	D0

-	BAU	BAL	AAU	AAL	BUC	BLC	ST

Osmý bit D7 není použit, jinak jedničková úroveň kteréhokoliv bitu D0 až D6 uvolňuje takto označený registr ke čtení mikroprocesorem.

D6 = BAU vyšší adresa portu B

D5 = BAL nižší adresa portu B

D4 = AAU vyšší adresa portu A

D3 = AAL nižší adresa portu A

D2 = BUC čítač slabik, horní byte

D1 = BLC čítač slabik, dolní byte

D0 = ST status

Řídící slovo přerušeni

D7	D6	D5	D4	D3	D2	D1	D0
-	IbR	SAI	IVF	PCF	PG	IMF	IEB

Osmý bit D7 není použit; jedničková úroveň kteréhokoliv bitu D0 až D7 volí vyznačenou funkci:

- D6 = IbR přerušeni před vyžádáním sběrnice
- D5 = SAI status ovlivňuje přerušovací vektor
- D4 = IVF následuje přerušovací vektor
- D3 = PCF následuje povelové slovo PULSE COUNT
- D2 = PG generování pulsu
- D1 = IMF přerušeni při shodě (match)
- D0 = IEB přerušeni po konci bloku

Řídící slovo časování

D7	D6	D5	D4	D3	D2	D1	D0
WE	RE	-	-	ME	IE	T1	T0

Bity D4 a D5 nejsou v tomto řídícím slově používány. Kombinace T0 s T1 určuje délku cyklu, a sice následovně:

- D1-D0 = T1-T0 = 0 0 čtyři takty
- 0 1 tři takty
- 1 0 dva takty
- 1 1 jeden takt

Úroveň logické nuly v bitech D2, D3, D6 nebo D7 způsobí, že odpovídající řídící signál skončí o polovinu taktu před koncem cyklu.

Pozn.: celá operace - čtení či zápis v třídě přenosu nebo čtení v třídě vyhledávání - musí být alespoň 2 cykly dlouhá.

- D2 = IE $\overline{\text{IORQ}}$ end (ukončení IORQ)
- D3 = ME $\overline{\text{MREQ}}$ end (ukončení MREQ)
- D6 = RE $\overline{\text{RD}}$ end
- D7 = WE $\overline{\text{WR}}$ end

Řídicí slovo maskovacího registru (MASK BYTE)

Je to osmibitové slovo, kde nulová úroveň kteréhokoli bitu D0 až D7 určuje srovnávání této bitové pozice řídicího slova registru se stejnou bitovou pozicí ve čtených datech.

D7	D6	D5	D4	D3	D2	D1	D0
X	X	X	X	X	X	X	X

kde X = 0 nebo 1; při X = 0 zadáno srovnávání.

Řídicí slovo srovnávacího registru (MATCH BYTE)

Toto slovo vyplývá ze zadání maskovacích bitů výše popsané maskovací slabiky. Ve tvaru D0 až D7 způsobí srovnávání při operaci čtení.

Status - stavové slovo (STATUS BYTE)

D7	D6	D5	D4	D3	D2	D1	D0
-	-	EOB	MT	IP	-	RA	WAV

Nejsou použity bity D2, D6 a D7.

D0 = WAV write address valid - platná adresa zápisu

D1 = RA ready active - RD aktivní

D3 = IP interrupt pending - očekávané přerušení

D4 = MT match - srovnávání

D5 = EOB end of block - konec bloku

D6 = D7 = D2 = X

Povelové slovo čítání pulsů (PULSE COUNT)

Je to osmibitové slovo, uložené do registru. Při dokončení každé operace je obsah registru srovnáván s nižší slabikou čítače slabik. Při srovnávání je na výstupu INT impuls (není však generováno přerušení).


Přerušovací vektor

Toto osmibitové slovo je vysláno datovou sběrnicí na mikroprocesor během kvitování přerušení z DMA, pakliže je v daném okamžiku zařízení s nejvyšší prioritou.

Jestliže je v řídicím slově přerušení bit D4 jedničkový - viz výše - a dále DMA je naprogramován na přerušení dle dané stavové podmínky (D5 = SAI = 1, viz tamtéž), pak bity D2 a D1 modifikují vektor následovně:

D2	D1	
0	0	INT on RDY
0	1	match
1	0	end of block
1	1	match, end of block

Následující příklad dle /37/ obr. č. 21 ukazuje, jak lze naprogramovat obvod DMA pro přenos dat z periférie (port A) do paměti (port B). Tabulka slabik může být uložena v paměti a přenesena do DMA výstupní instrukcí "OTIR".



RDY ze periférie je aktivní v jedničce,
adresa paměti je inkrementována s každým zápisem (WR).

Pozn.: přenosové funkce, tj. způsoby a třídy přenosu DMA,
lze měnit podle potřeby během provozu.

II.5. Z80-COMBO

Z80-COMBO (MK 3886) je speciální podpůrný obvod série Z80, jenž svými vlastnostmi umožňuje realizovat mikroprocesorový systém s minimálním počtem součástí. Obsahuje totiž 256 bytů paměti RAM, dva časovače, sériový vstupně/výstupní port, přerušovací logiku atd. Sériový kanál umožňuje jak

synchronní, tak i asynchronní operace. Z celkového rozsahu paměti je možno jednak chránit cíleně 64 bytů proti přepsání, jednak těchto 64 bytů lze odděleně napájet ze separátního zdroje sníženým napětím (standby z chemického zdroje), a tak chránit data před zničením při eventuálním výpadku provozního napětí.

Struktura obvodu

Struktura tohoto kombinovaného obvodu (odtud i jeho název) je na obr. 26. Je patrné, že je v podstatě obdobný - z hlediska řízení - s dříve popsány mi obvody. Nacházíme zde opět sběrnicové rozhraní, jež je navíc vybaveno latches, přímo připojitelné k sběrnicím mikroprocesoru, logiku vnitřního řízení, logiku řízení přerušení, dvojici časovačů A a B, paměť RAM, sériový port a čtyři přerušovací externí kanály. Struktura byla výrobcem volena tak, aby potenciálnímu uživateli poskytla co nejvyšší flexibilitu v systémových sestavách.

Obvod může tedy vykonávat základní čtyři funkce. Jsou to: čtení a zápis do paměti, čítání a časování, sériový příjem a výdej informací, jakož i řízení přerušení. Těmito vlastnostmi je předurčen právě pro nasazení v minimálních, avšak výkonných řídicích systémech.

Obvod vyžaduje pouze jedno napájecí napětí +5 V. Avšak jak již bylo řečeno, pro ochranu části paměti lze použít další napájecí vstup V_{RR} ; pokud tato ochrana není požadována, připojí se V_{RR} k napájecímu napětí +5 V.

Logika vnitřního řízení sekvenčně přijímá a dekóduje řídicí signály vyslané z CPJ, většinou se týkají paměťových operací či vstupně-výstupních operací; ani jedna z těchto operací nezávisí na systémovém taktu ϕ , ale spíše na časových podmínkách a úrovních signálů na vstupech $\overline{CS}_M$, $\overline{CS}_{I-O}$, $\overline{RD}$, $\overline{WR}$, $\overline{MREQ}$ a $\overline{IORQ}$. Řídicí logika a v/v port jsou programátorovi přístupné prostřednictvím deseti vnitřních registrů, jejich nastavením je zajištěn správný provoz dat mezi CPJ a

a COMBO odpovídající dané konfiguraci. Systémový takt $\emptyset$ je použit pro oba časovače. Kromě výstupů (aktivních v nule při dosažení nulového obsahu čítačů) $\overline{ZCA}$ a $\overline{ZCB}$ (zero count output) má časovač A ještě vstup externího přerušení INT 0, jenž je zaveden přímo do jeho řídicího obvodu. Jím je možno volit jeden z dvou způsobů časování.

Sériový port dovoluje vstup a výstup sériových dat synchronních či asynchronních. Port je v podstatě tvořen šestnáctibitovým registrem, do něhož může být zapisováno či z něj čteno. Přenosová rychlost je závislá na kmitočtu vnějších hodin (S. clock). Port může být využíván nejen pro sériovou komunikaci, ale může též sloužit jako interface sériových vnějších pamětí typu CCD.

Čtyři vstupní linky vnějšího přerušení dovolují uskutečnit prioritní, nezávisle vektorované, maskovatelné přerušení (spouštěné hranou). Tři z těchto vstupů jsou přivedeny přímo do řídicího obvodu externího přerušení, zatímco čtvrtý - INT 0 - spolu s časovačem A dovoluje realizovat čítačové programovatelné vnější přerušení. Všechny přerušovací vstupy jsou TTL kompatibilní a bufferovány Schmittovými obvody. Priorita je determinována dvojím způsobem; jednak je určena vnitřní priorita pro osm kanálů schopných generovat přerušení, jednak priorita kteréhokoli komponentu zařízení je určena jeho fyzickým umístěním v prioritním řetězci, a to prostřednictvím vstupu IEI a výstupu IEO.

Obvod Z80-COMBO je umístěn ve čtyřicetivývodovém pouzdru DIL 15. Obr. 27 zachycuje jak označení jednotlivých vývodů pouzdra (vpravo), tak i jejich funkční rozdělení (vlevo). Význam jednotlivých vývodů je obdobný, jako u již dříve popsaných podpůrných obvodů. Za zmínku stojí pouze uvolňovací vstupy $\overline{CS}$, kdy $\overline{CS}_M$ slouží pouze pro paměť, zatímco $\overline{CS}_{I-O}$ pro celý čip. Obvod má samostatný vstup RESET sloužící počáteční iniciaci.

Příklad aplikace

Na obr. 28 je zapojení mikroprocesorového systému, tvořeného minimálním počtem prvků. Aktivní jsou celkem čtyři: oscilátor - generátor taktu 7404, Z80-CPU, Z80-COMBO a MK 34000 (ROM - 2 KB); k provozu je ovšem třeba ještě napáječ +5 V.

Systém používá nerozsáhlou paměť, a sice 2 KB programové paměti ROM a 256 bytů paměti dat RAM. Přepínání mezi oběma paměťmi obstarává adresová linka A11, přivedená - přes invertor - na uvolňovací vstupy. U ROM taďy na CE3, u RAM na $\overline{CS}_M$. A protože citované vstupy jsou aktivní při vzájemně odchýlných polaritách, může být přepínací signál zaveden na ně společně. K uvolňování čipu COMBO slouží adresový signál A4. Jinak je zapojení opravdu jednoduché a nevyžaduje dalšího komentáře. Předpokladem správné činnosti ovšem je naprogramování funkční činnosti COMBO; odpovídající programový úsek je obsažen samozřejmě v provozním programu pevné paměti ROM.

II.6. Oddělovací zesilovače sběrnic

Jednotlivé vývody mikroprocesoru - což se týká nejen Z80-CPU, ale většiny typů - jsou schopny proudově napájet jen jednu obvodovou zátěž TTL. Jinými slovy řečeno, k jednomu každému vývodu CPU smí být připojen jen jeden vstup kombináčích či sekvenčních obvodů běžné řady 74/54.., vyrobených bipolárními technologiemi. Ale i u nízkopříkonové série číslicových obvodů série 74/54LS.. je počet připojení omezen (do max. odebíraného proudu 1,8 mA), a je řádu jednotek.

Tato skutečnost musí být respektována, nemá-li dojít k proudovému, popřípadě i kapacitnímu přetížení mikroprocesoru, a tím i jeho případné destrukci. U malých mikroprocesorových systémů a školních mikropočítačů, jejichž obvodová konfigurace je nerozsáhlá (a pohybuje se kolem deseti obvodů TTL), vystačí se bez oddělovacích zesilovačů sběrnic. Tyto oddělovací zesilovače svými vlastnostmi zajišťují jednak za-

nedbatelné zatížení výstupů mikroprocesoru na své vstupní straně - cca 0,25 mA, jednak výkonové napájení sběrnice na své výstupní straně - cca 50 mA. Naproti tomu u rozsáhlých systémů, nebo u systémů určených pro pozdější rozšíření, se bez oddělovacích zesilovačů (buffer) neobejdeme. Ty totiž mimo již zmíněné dostačující proudové napájení sběrnice odstraňují (tj. oddělují) i vliv kapacitní zátěže rozsáhlejších pamětí RAM, složených z většího počtu integrovaných obvodů.

Následující obrázek č. 29 zachycuje zapojení CPU "obklopené" moderními osmibitovými oddělovacími zesilovači. V zapojení je použito dvou typů, a sice jednak typu 74LS244, jednak 74LS245. První z uvedených je osmibitový neinvertující zesilovač, který ve dvou kusech odděluje adresovou sběrnici (IO1 a IO2), třetím pak (IO4) část sběrnice řídicí. Druhý typ je taktéž osmibitový, a odděluje datovou sběrnici. Avšak protože provoz po datové sběrnici se děje jak z mikroprocesoru, tak i do něj, je tento oddělovací zesilovač obousměrný (IO3), kde směr jeho propustnosti je řízen úrovní signálu na jeho vstupu DIR. V normálním stavu je propustný směrem z mikroprocesoru na systémovou datovou sběrnici - tedy z A do B, viz obr. 32. Jenom při aktivním signálu $\overline{RD}$ nebo $\overline{M1}$, jež jsou propojeny přes člen AND (1/4 74LS08), je směr jeho propustnosti přepnut. (Člen AND vzhledem k negativní logice působí zde jako člen OR.) Pro přepínání musí být použit i signál $\overline{M1}$ - a ne jen $\overline{RD}$, neboť v cyklu kvitování přerušení, kdy má být procesorem čteno, je aktivní pouze $\overline{M1}$, a nikoliv $\overline{RD}$.

Uvolňovací vstupy G obvodů 74LS244 (vývody č. 1 a 19) jsou uzemněny, takže adresové vývody mikroprocesoru jsou trvale propojeny s adresovou sběrnici; totéž se týká i obvodu IO4. Pokud by byl žádán přímý přístup do paměti (DMA), bylo by třeba zmíněné uvolňovací vývody obvodů IO1 až IO3 propojit - ve správné polaritě se zesíleným signálem $\overline{BUSA_K}$. Tato alternativa je zakreslena na následujícím obr. 30. Na tomto

místě třeba ještě připomenout, že uvedené oddělovací zesilovače jsou třístavové; to znamená, že jejich vývody se nacházejí ve vysokoimpedančním stavu, jestliže jejich uvolňovací vstupy jsou neaktivní.

Zapojení na obr. 30 zachycuje centrální procesorovou jednotku (tj. Z80A-CPU) včetně generátoru hodinových impulsů IO1, děličky dvěma nebo čtyřmi IO2 (umožňující použití krystalu o vyšším než zadaném kmitočtu), monostabilního klopného obvodu IO3 (zajišťujícího generování nulovacího impulsu o definované délce), čtveřice invertorů IO4 a konečně oddělovací zesilovače B1 až B4.

Rídící vstupy $\overline{\text{WAIT}}$, $\overline{\text{BUSRQ}}$, $\overline{\text{NMI}}$ a $\overline{\text{INT}}$ - obdobně jako v předcházejícím příkladu - jsou přes rezistory R5 až R8 - připojeny na +5 V. Mají tedy jedničkový signál a jsou neaktivní, mohou však být zvenčí aktivovány. Oddělovací zesilovače - z důvodu jednotnosti - jsou stejného typu: obousměrné, osmibitové, neinvertující. Proto u B2, B3 a B4 je trvale zvolen směr přenosu připojením vstupu DIR na jedničkový signál (+5 V). U B1 je směr přepínatelný, tentokrát jinou kombinací hradel (1/2 7400). $\overline{\text{BUSA}}\overline{\text{K}}$ - kvitovací signál žádosti o sběrnici pro přímý přístup do paměti - je přes invertor I7 přiváděn na uvolňovací vstupy všech oddělovačů B1 až B4, tj. na jejich vývody č. 19. J-li tedy $\overline{\text{BUSA}}\overline{\text{K}}$ aktivní (= 0), pak na vstupech G oddělovačů je signál log "1", který způsobí "odpojení" od sběrnic a jejich postoupení jinému uživateli.

Typy oddělovacích zesilovačů

Oddělovacích zesilovačů v jednosměrném či obousměrném provedení je celá řada. Liší se též i počtem bitových vedení (čtyř, šesti či osmibitové), proudovou zatížitelností a způsobem přenosu; bylo by nad rámec této práce všechny popisovat. Uvedeme proto jen ty nejčastěji se vyskytující z široké zahraniční produkce, dále pak i naší tuzemské provenience.

Mezi osvědčené čtyřbitové budicí zesilovače patří:

8T26 - 4 invertující budiče sběrníkových vedení/přijímače
- 48 mA

8T28 - 4 neinvert. budiče/přijímače, s výst. proudem
á 48 mA, 17 ns

8T34 - 4 neinvert. budiče/přijímače, s výst. proudem
á 50 mA, 25 ns

8T38 - 4 neinvert. budiče/přijímače, s výst. proudem
á 50 mA, 25 ns

74125/74LS125 - 4 neinvertující budiče, $I_{O_L} = 16$ mA,
10/16,5 ns, třístavové

74126/74LS126 - 4 neinvertující budiče, $I_{O_L} = 16$ mA,
10/16,5 ns

Šestibitové budicí zesilovače jsou representovány:

8T95 - 6 výkonových budičů se spo- $I_{O_L} = 48$ mA, 12 ns
74LS365 lečným uvolněním 16 mA, 19 ns
74365 32 mA, 19 ns

8T96 - 6 invertujících výkon. budi- $I_{O_L} = 48$ mA, 10 ns
74LS366 čů se společným uvolněním 16 mA, 16,5 ns
74366 32 mA, 19 ns

8T97 - 6 výkonových budičů s dvěma $I_{O_L} = 48$ mA, 12 ns
74LS367 uvolňovacími vstupy 16 mA, 19 ns
74367 32 mA, 19 ns

8T98 - 6 invertujících výkon. budičů $I_{O_L} = 48$ mA, 10 ns
74LS368 s dvěma uvolňovacími vstupy 16 mA, 16,5 ns
74368 32 mA, 19 ns

Nejvíce rozšířená je řada čtyř- a osmibitových budičů/zesilovačů, série 24X, uvedená na trh renovovanou firmou Texas Instruments:

74LS240 - 8 třístavových budičů, invertujících, s dvojnásobným uvolněním, $I_{O_L} = 24$ mA, 9 ns

74LS241 - 8 třístavových budičů, neinvertujících, s dvojnásobným uvolněním opačné aktivity, $I_{O_L} = 24$ mA, 12 ns

- 74LS242 - 4 obousměrné třístavové budiče/zesilovače, invertující, s dvojím uvolněním opačné aktivity,
 $IO_L = 24 \text{ mA}$, 12 ns
- 74LS243 - 4 obousměrné třístavové neinvertující budiče/zesilovače, s dvojím uvolněním opačné aktivity,
 $IO_L = 24 \text{ mA}$, 12 ns
- 74LS244 - 8 jednosměrných třístavových budičů/zesilovačů, neinvertujících, s dvojím uvolněním stejné aktivity, $IO_L = 24 \text{ mA}$, 12 ns
- 74LS245 - 8 obousměrných třístavových neinvertujících budičů/zesilovačů, se společným uvolněním, $IO_L = 24 \text{ mA}$, 12 ns

Uvedené budiče pod stejným označením vyrábějí dnes i další výrobci. Analogon budiče 74LS245, pod označením MD74HCT245 vyrábí fa Marconi v technologii C-MOS pro provozní napětí v rozpětí 2 až 7 V. Důležité je, že ačkoliv zatížitelnost každého výstupu je citovaných 24 mA, při respektování závislosti U_{OL}/IO_L lze odebírat až 80 mA. Vnitřní zapojení těchto budičů/oddělovacích zesilovačů spolu s označením jejich jednotlivých vývodů je na obr. 32.

Z tuzemské produkce patří mezi budiče sběrnic následující typy:

- MH3216 - 4 neinvertující třístavové budiče, obousměrné,
 $IO_L = 50 \text{ mA}$, $t_p = 25 \text{ ns}$
- MH3226 - 4 invertující třístavové budiče, obousměrné, $IO_L = 50 \text{ mA}$, $t_p = 25 \text{ ns}$

Pozn.: oba typy mají oddělené vstupy DIi a výstupy DOi jedné strany - viz schéma na obr. 33, které mohou být pro obousměrný provoz vzájemně propojeny. Připojují se k výstupu mikroprocesoru, zatímco vstupy/výstupy DBi proudově zásobují sběrnici vedoucí k paměťovým aj. blokům. Směr propustnosti je dán úrovní na vstupu DIEN, a sice pro DIEN = 0 platí DI = DB, pro DIEN = 1 pak DB = DO.

MH3212 - 8 bitový vstupně výstupní obvod (analogon I 8212)
Tento obvod obsahuje osmibitový třístavový latch s budičem, logiku pro výběr obvodu a řízení, dále pak klopný obvod pro generování a řízení přerušení. Protože tento obvod je určen pro různá nasazení (budič-oddělovací zesilovač, paměťový latch či multiplexer), věnujeme mu v dalším více pozornosti, obr. 34.

Datový latch se skládá z osmi klopných obvodů D. Výstupní signály Q kopírují vstupní D při jedničkové úrovni hodinového signálu. Uložení do latche následuje při úrovni hodinového signálu log "0". Latch se nuluje signálem $\overline{\text{CLR}}$. Hodinový signál C je však nadřazen $\overline{\text{CLR}}$. Výstupy datového latche jsou připojeny na neinvertující třístavové budiče, mající společné uvolňování signálem "en". Obvod 3212 má dále čtyři řídící vstupy $\overline{\text{DS1}}$, $\overline{\text{DS2}}$, MD a STB. Prvních dvou se používá pro výběr čipu (při $\overline{\text{DS1}} = 0$ a $\overline{\text{DS2}} = 1$ je obvod uvolněn), kdy výstupní budiče jsou uvolněny a klopný obvod přerušení nastaven na log "1". Vstupní signál MD řídí stav budičů a určuje zdroj vstupního signálu C pro datový latch. Je-li MD = 1 (výstupní režim), jsou budiče uvolněny a zdroj hodinového signálu C pro datový latch je odvozen z logiky pro výběr obvodu. Vstupní signál STB slouží při režimu "vstup" (MD = 0) jako hodinový signál pro datový latch a pro synchronní resetování klopného obvodu SR pro indikaci požadavku přerušení. (Klopný obvod je spouštěn sestupnou hranou.)

Klopný obvod je nastaven signálem $\overline{\text{CLR}}$, aktivním v nule. Je-li klopný obvod nastaven, je ve stavu, při němž nenastává přerušení. Výstup Q klopného obvodu S-R je připojen na invertující vstup hradla NOR, jehož druhý neinvertující vstup je připojen na logiku pro výběr obvodu. Výstup $\overline{\text{INT}}$, aktivní v nule, se připojuje buď na prioritní obvod (8214), nebo na stejnojmenný vstup mikroprocesoru Z80. V lit. /36/, /54/ a /18/ nalezne zájemce příklady zapojení tohoto užitečného obvodu (z "rodiny" podpůrných obvodů μP 8080) jako jedno či obousměrného budiče sběrnice, obvodu pro přerušení, stavové-

ho latches či vstupního nebo výstupního obvodu. Pro většinu z těchto aplikací je důležité, že obvod nezatěžuje datové či adresové linky (vstupní proud jen 250 μ A), zatímco jeho každý výstup může budit až deset zátěží TTL ($IO_L = 15$ mA). Na rozdíl od výše popsaných budičů/zesilovačů však zaujímá fyzicky více místa, neboť je umístěn v pouzdře DIL s 24 vývody, s roztečí 15 mm obou řad vývodů.

Jmenujme ještě dva perspektivní oddělovací zesilovače/budiče sběrnic naší provenience. Jsou to:

- MHB 8286 - osminásobný třístavový obousměrný budič/zesilovač (obdobu typu 74LS245, avšak s nekompatibilními vývody) a
- MHB 8287 - osminásobný invertující obousměrný třístavový budič/zesilovač, taktéž s jedním uvolňovacím vstupem jako u 8286, a dále
- MHB 8282 - osminásobný jednosměrný třístavový budič/zesilovač, neinvertující, a jeho invertující protějšek MHB 8283. Oba posledně jmenované typy tvoří tedy analogony třístavových jednosměrných budičů LS240 a LS244, s nimiž ovšem nejsou opět vývodově kompatibilní. Navíc - vzhledem k jednomu uvolňovacímu vstupu $\overline{CS}$ a vnitřní struktuře - umožňují latchování sběrnice při nulové úrovni strobovacího signálu "strobe". Při jedničkové úrovni pak jsou propustné směrem z "A" do "B" - viz označení jejich vývodů na obr. 35.

Závěrem této stati připomeneme, že v sérii C-MOS se připravuje výroba třístavového budiče sběrnice, a sice typu MHB 4503.

III. Koncepce skladby mikropočítače

Přestože existují jednočipové mikropočítače (u nichž jedno pouzdro integrovaného obvodu široké integrace skrývá monolitický provozuschopný systém - např. i u nás vyráběný typ 8748), tak jedno nebo vícedeskové provedení "klasického" mikropočítače skládá se pochopitelně z více částí. Tu hlavní

tvoří samozřejmě mikroprocesor - v našem případě tedy Z80-CPU, dále paměti (programová a datová), generátor taktu, obvody rozhraní - styku s vnějším okolím a posléze i pomocné obvody, zprostředkující např. výběr čipu při řízení apod., viz blokové schéma mikropočítače na obr. 36.

Komplexní skladba mikropočítače vyžaduje použití generátoru taktu, který svými impulsy souvislého sledu řídí nástup a provádění jednotlivých operací. U některých mikroprocesorů bývá generátor taktu zaintegrován - u mikroprocesoru Z80-CPU se pro funkci generátoru taktu používá samostatného oscilátoru, složeného z několika běžných hradel, což bude ještě v pozdější části detailně ukázáno. Takt je jedno či vícefázový, s překrýváním nebo bez překrývání - u Z80-CPU je takt jednofázový. Časování (= taktování) musí být zcela přesné, jestliže mikropočítač má spolupracovat s okolím, např. v reálném čase, pomocí dálnopisu s předepsanou přenosovou rychlostí apod. Pak je generátor taktu stabilizován křemenným krystalem. Ve zvláštních případech může být takt (= sled impulsů) přiváděn i z vnějšku. Kmitočet taktu, nebo jak se též někde uvádí, kmitočet hodinových impulsů, zpravidla řádu MHz, není absolutním měřítkem pracovní rychlosti mikroprocesoru. Existují totiž systémy, jež při pomalejším taktu vybaví instrukci rychleji než jiné systémy s vyšším kmitočtem - to proto, že k provedení instrukce vystačí třeba s menším počtem taktů atd.

Kromě zmíněných bloků dotváří mikropočítač trojice sběrnice, které umožňují veškerou nutnou komunikaci příkazů a informací. Jsou to sběrnice adresová, mající zpravidla 16 vedení, datová (u osmibitových mikroprocesorů má osm vedení) a řídící, jejíž počet vedení se různí podle typu mikroprocesoru a navrženého zapojení. Zpravidla se počet vedení řídící sběrnice pohybuje mezi pěti až osmi.

Permanentní paměti

Paměť ROM, neboli tzv. pevná (permanentní) paměť, je naprogramována již přímo u výrobce, a to pomocí masky. Jejím obsahem je zpravidla obslužný provozní program, jímž se řídí cíleně veškerá činnost mikropočítače dané konfigurace. Paměť ROM však může být - ve svém rozšíření - i nositelem dalších účelových programů, např. assembleru, BASICu, různých her apod. Proto se též tento druh paměti nazývá pamětí programů.

Ve vývojových fázích či malých sériích je paměť ROM (read only memory = paměť jen pro čtení) nahrazena pamětí EPROM, taktéž permanentní pamětí, avšak programovatelnou uživatelem, a to pomocí vhodného elektronického programátoru. Programuje se buď nevratným propalováním (paměti typu PROM), nebo rozmístěním elektrického náboje (paměti typu EPROM = elektricky programovatelné ROM). Zatímco paměti ROM a PROM po naprogramování již nikdy nemohou změnit svůj obsah, je u pamětí EPROM situace odchylná. U tohoto posledně jmenovaného druhu pevné paměti je možno několikaminutovým osvětlením ultrafialovými paprsky (popř. roentgenovými) - zpravidla kolem 20ti až 30ti minut - vymazat již nevyhovující obsah a nahradit jej buď pozměněným, či zcela novým programem. K nejmodernějším druhům pevných pamětí patří tzv. EAROM (electrically alterable ROM = elektricky pozměnitelná ROM), např. typ 2816, u níž - bez ozařování - lze opravovat či měnit její obsah i po jedné slabice.

Na obr. 37 je vyznačen tvar pouzdra a označení vývodů nejvíce používaných typů pamětí EPROM (2716, 2732, 2764) spolu s perspektivními (27128, 27256) - o vždy větší kapacitě paměťových buněk. (2464 odpovídá kapacitě 64 Kbitů, 27256 pak kapacitě 256 Kbitů, atd.) Na témže obr. 37 je uvedeno též označení vývodů některých kompatibilních pamětí RAM, a to typů 4118 - s kapacitou 1 KB, 6116 - s kapacitou 2 KB, 4864 a 5564 s kapacitou 4 a 8 KB = 64 Kbitů. Rovněž zde nalezneme i starší typ paměti EPROM 2708, vyžadující ještě tři napájecí napětí (všechny dříve uvedené mají již jen jedno

napájecí napětí +5 V), jež zde uvádíme z hlediska úplnosti. Dále pak čtenář nalezne odchýlné zapojení dvoukilobyteových pamětí 2716 fy Texas Instruments od jiných výrobců stejno-kapacitní paměti EPROM, což se vztahuje i na čtyřkilobyteovou paměť TMS 2732 téhož výrobce.

Operační paměti (RAM)

Operační (pracovní) paměť je polovodičová paměť typu RAM (random acces memory - paměť s nahodilým přístupem), označovaná též RWM (read write memory - paměť pro čtení a zápis), schopná zápisu a nedestruktivního čtení v kterémkoliv okamžiku. Důležitým kritériem je doba přístupu k datům, která má u pomalejších typů vliv na pracovní rychlost celého mikropočítačového systému. Většinou se používají statické paměti RAM (mnohdy označované jako SRAM), uchovávající vloženou informaci tak dlouho, pokud je přiloženo provozní napětí - mnohdy i při snížené úrovni napájecího napětí ve vyčkávacím stavu, tzv. "stand by" - při současně sníženém odběru proudu. Používají se však též dynamické paměti, u nichž je informace uložena ve formě napěťových nábojů. Jsou někdy označovány jako DRAM; jejich výhodou je značná kapacita, nevýhodou naproti tomu nutnost periodického obnovování dat, a to v intervalech do dvou ms - tzv. refreshingem - osvěžováním. To proto, že vložený náboj vlivem svodu relativně jednoduché paměťové buňky se v čase umenšuje. Tuto skutečnost však mikroprocesor Z80-CPU respektuje, o čemž již byla zmínka v kapitole I.

Za zmínku stojí paměti RAM vyrobené technologií C-MOS, vyznačující se minimálním proudovým odběrem a širokým rozsahem napájecího napětí (+3 až +15 V). Označovány jsou někdy jako CRAM a setkáváme se s nimi nejen u přenosných mikropočítačů (kde i mikroprocesor je provedení C-MOS, viz analogon Z80, a sice typ NSC 800 /31/, či 80C85 - viz /72/ apod.), ale i u některých školních, kde pracují ve funkci simulátoru paměti ROM.

Typů paměti RAM je nepřehledná řada; uvedme si zde jen ty nejvíce používané, popř. perspektivní typy. Jsou to:

- statické

2102	s organizací	1 Kbit x 1
2114	s organizací	1 Kbit x 4
4118	s organizací	1 Kbit x 8 (1 KB)
6116	s organizací	2 Kbit x 8 (2 KB-C-MOS)
6132	s organizací	4 Kbit x 8 (4 KB-C-MOS)
6164	s organizací	8 Kbit x 8 (KB-C-MOS)
- dynamické

4116	s organizací	16 Kbit x 1
4164	s organizací	64 Kbit x 1

Tvary pouzder jakož i označení vývodů jsou na obr. 38, některé typy RAM z citovaných jsou zachyceny v předcházejícím obr. 37, a to pro svoji kompatibilitu rozměrů a vývodů s příslušnými typy ROM (4118 = 2758, 6116 = 2716, 6164 = 5564 = 2764).

Paměti RAM mívají kapacitu (v základním vybavení mikropočítače) obvykle značně menší, než umožňuje adresová sběrnice, tak např. u jednodeskových školních mikropočítačů to bývá často jen 1 KB. Naproti tomu u moderních osobních mikropočítačů není překvapením operační paměť 64 KB, popřípadě 128 či 256 KB ("Husky", Anglie), apod. Pokud se týká paměti ROM, pak její velikost odpovídá danému monitoru, popř. dalším předváděcím programům; zpravidla se její kapacita pohybuje kolem 4 KB, u výkonnějších systémů s jazykem BASIC či FORT dokonce 12 KB, či více.

Interface mikropočítače

Pod pojmem interface rozumíme obvody pro styk mikropočítače s vnějším okolím. Nejsou to jen speciální stykové programovatelné obvody a oddělovací zesilovače (z nichž některé jsme již poznali v části II.) ale i výkonové členy galvanicky oddělující optoelektronické vazební členy - používané zejména při průmyslovém nasazení mikropočítače /75/ - přenosové členy (V.24, RS-232C), a v neposlední řadě i účelo-

vě sestavená styková zapojení, sestávající z více aktivních i pasívních členů. Patří sem tedy i převodníky (A-D, D-A, aj.) spolu s multiplexory přepínajícími čidla více snímaných míst či propojujícími ovládací členy (sekvenčně) na výstupní straně.

Jako interface (= stykový obvod, rozhraní) označujeme i taková obvodová zapojení, umístěná fyzicky zpravidla na samostatné desce a napájená většinou z řízené periférie, která umožňují bezproblémové připojení mikropočítače s potřebným vnějším zařízením, např. tiskárnou, souřadnicovým zapisovačem (plotterem) apod.; pod připojením se rozumí i možnost komunikace tím či oním nebo oběma směry, spolu s předáváním řídících/synchronizačních signálů, apod. V části V.5. až V.6. se náležitostí některých důležitých rozhraní věnujeme podrobněji.

Vnitřní řízení

Z blokového schématu na obr. 36 jasně vyplývá, že mikroprocesor v čase komunikuje pomocí sběrnic s různými bloky mikropočítače. A protože jak programová paměť, tak i datová - případně i interface - jsou připojeny k společné adresové a datové sběrnici, kde první adresuje paměťové místo a po druhé se provádí přenos dat, nesmí dojít ke kolisi při přenosu dat. To se zajišťuje řízením výběru, tj. uvolňováním žádaných paměťových čipů /26/, /29/.

V tom nejjednodušším případě, kdy μP systém je třeba vybaven pouze pamětí ROM o kapacitě 1 KB a pamětí RAM, taktéž o kapacitě 1 KB - viz obr. 39 - poslouží jako řídící vedení adresová linka A_{10} , která je přivedena na uvolňovací vstupy čipů CE obou druhů použitých pamětí. Aby však paměti byly uvolňovány vystřídaně, je daný řídící signál (A_{10}) přiveden na uvolňovací vstup CE paměti RAM přes invertor. Z toho dále vyplývá, že paměť ROM je uvolněna při adresách 000H až 3FFH (binárně tedy 000 0000 0000 až 011 1111 1111) a paměť RAM při adresách 400H až 7FFH (binárně: 100 0000 0000 až 111

IIII IIII). Při výběru paměti RAM je jí třeba ještě přepnout na čtecí či zápisový provoz, což obstarává řídicí signál R/ $\bar{W}$.

Pokud se ovšem použije více paměťových bloků, pak se pro řízení výběru používá zapojení s vhodným dekodérem, jenž uvolnění té či oné části paměti obstarává automaticky, a to částí adresové sběrnice - viz typický příklad na obr. 40. Všechny paměti jsou adresovány bity A_0 až A_9 , bity A_{10} až A_{13} je adresován dekodér, který pro 16 možných vstupních stavů (0000 až IIII) generuje na svých výstupech 16 signálů, z nichž však vždy pouze jeden má aktivizující úroveň log "0" pro uvolňovací vstup CE. S měnící se částí adresy A_{10} až A_{13} se mění i poloha výstupního signálu CS_1 , který tak postupně uvolňuje jednotlivé paměťové bloky. V daném případě je možno adresovat paměť o rozsahu 16 KB (A_0 až $A_{13} = 2^{14} = 16\,384$), a to v blocích o kapacitě po jednom kilobytu, přičemž výběr se týká též obvodu v/v styku (uvolňovanému signálem CS_{15}).

Nejčastěji používaným dekodérem je obvod 8205 (= 74LS138), patřícím mezi podpůrné obvody série mikroprocesoru 8080; v praxi se však setkáváme i s celou řadou vhodných kombinací členů NAND apod. Podstatné při takovýchto kombinacích je, zda je požadováno tzv. úplné dekodování či ne. (Úplným dekodováním se rozumí jednoznačný výběr v zadané adresní oblasti; příklady z obr. 39 a 40 zachycují neúplné dekodování, neboť nejsou respektovány stavy vyšších adresových vedení nad řídicími, tedy v prvním případě A_{11} až A_{15} , v druhém A_{14} až A_{15} .)

V praxi často vzniká požadavek na rozšíření stávající paměti o další kapacitu pomocí přídatné desky nebo desek s vhodnými paměťovými obvody. U takovýchto přídatných paměťových desek (obvykle stejného typu) nesmí být adresový rozsah daného paměťového bloku pevně nastavený, ale volitelný. To proto, aby jednotlivé bloky na sebe navazovaly.

Zapojení na obr. 41 se týká přídatné paměti s celkovou kapacitou 4 KB; deska je osazena staršími typy paměťových obvodů - 2112, jichž pro danou kapacitu bylo použito 32 kusy.

Pro přehlednost je na obr. však naznačena jen první a poslední dvojice. Uvolňovací vstupy CE jsou zde spínány opět dekodérem 74154, jenž je adresován bity A_8 až A_{11} adresové sběrnice. Vedení nižších bitů A_0 až A_7 adresují již jen paměťové obvody. Uvolňovací vstup G2 dekodéru je řízen součinem nejvyšších bitů A_{12} až A_{15} . A protože pro předvolbu je nutné mít tyto bity k dispozici jak v přímé, tak i v inverzní formě, zajišťují inverzi členy H1 až H4. Libovolné zvolení adresového rozsahu po 4 KB umožňují přepínače S1 až S4, jimiž se volí taková kombinace bitů, která odpovídá požadované oblasti, při níž na všech čtyřech vstupech součinnového hradla 7420 jsou signály s úrovní log "1". Tak např. pro rozsah 2000H až FFFH musí být vstupy 5, 4 a 2 hradla 7420 spojeny s výstupy invertorů, zatímco vstup 3 je připojen na A_{13} přímo, což odpovídá binárnímu tvaru 0010 (pro A_{15} až A_{12}). Změnou poloh přepínačů lze tedy paměťovou desku adresově umístit podle potřeby v možném rozsahu 64 KB po 4 KB tak, aby nedošlo ke kolizi překrýváním.

Přepínače se dají nahradit spínači, či jen propojkami, použije-li se místo invertorů hradel typu "výlučné nebo" - XOR. Zapojení jednoho takového hradla je na téměř vyobrazení; na jeho výstupu se objeví signál s úrovní log "0" vždy jen při shodnosti úrovní obou vstupních signálů. Z toho plyne, že při sepnutém spínači S_1 tomu tak bude při úrovni $A_1 = 0$, při rozpojeném spínači S_1 pak při úrovni $A_1 = 1$. Pro tyto účely se zpravidla používá čtyřnásobné hradlo XOR typu MH 7486, 74LS266 či 74LS136.

K zapojení zbývá již jen podotknout, že v tomto případě je dekodování úplné - jednoznačné.

Na obr. 42 přinášíme zapojení jednoduché centrální procesorové jednotky (CPJ) s programovou pamětí 2 nebo 4 KB a s pamětí dat 1 KB. Všimněme si dále, že jako generátor taktu slouží dvojice Schmittových obvodů (1/2 7414), u níž se požadovaný takt (cca 2 MHz) nastavuje potenciometrovým trimrem $R = 1k\Omega$; není tedy stabilizován křemenným krystalem.

Řízení výběru zde obstarávají obvody IO_3 a IO_4 spolu s řídicími signály $\overline{MREQ}$ a A_{12} . Protože po resetu začíná mikropočítač Z80 (stejně jako 8080) pracovat na adrese 0000H, musí od této adresy začínat provozní monitorovací program, nacházející se v pevné paměti. Jinými slovy řečeno, paměť ROM- IO_7 musí být adresovatelná v rozsahu 0000H až 0FFFH. To zajišťuje jedno hradlo "nebo" ($1/4 \times 7432$), na jehož vstup 1 je přivedena adresa A_{12} , na vstup 2 pak signál $\overline{MREQ}$. Výstup 3 hradla pak má aktivizační signál log "0" jen tehdy, když oba zmíněné vstupy nesou též nulovou úroveň ve stejném okamžiku. Druhým hradlem "nebo" jsou uvolňovány čipy paměťových obvodů RAM - IO_5 a IO_6 . Avšak protože signál z A_{12} je na jeho vstup přiveden přes invertor IO_3 , je paměť RAM přístupná jen tehdy, když současně existuje požadavek po paměti ($\overline{MREQ} = 0$) a $A_{12} = 1$. To odpovídá adresovému rozsahu 1000H až 13FFFH. Všimněme si ještě, že čtení či zápis v daném případě je řízen pouze signálem $\overline{WR}$, přiváděným na odpovídající vstupy $\overline{W}$ paměti RAM.

Ovládání a indikace

Je nesporné, že každý mikropočítač musí mít jak ovládací prvky (zpravidla tlačítka), tak i indikační. Obě skupiny, dotvářející mikropočítač či mikropočítačový systém, se mohou podle účelu nasazení dost podstatně lišit. Pomíneme-li průmyslové a spotřební aplikace, pak klasický mikropočítač je ovládán z šestnáctkové nebo alfanumerické klávesnice; indikace chodu a programových výsledků pak je znázorňována na světloemitujících diodách, číslicových displejích, popř. obrazovkových monitorech.

Pokud není klávesnice a displej součástí mikropočítače - viz část V - kdy převažuje softwareové řešení těchto prvků nad hardwareovým (protože vyžaduje méně součástí), tvoří samostatné periférie standardně připojitelné. Popis alfanumerických klávesnic a obrazovkových monitorů nespadá tedy do rámce této práce. Naproti tomu je třeba se zmínit několika slovy o příslušném interface.

K připojení běžné paralelní klávesnice slouží zapojení uvedené na obr. 43, které pochopitelně pracuje v součinnosti s provozním monitorem /2/ a zapojením CPJ z obr. 42. Data z klávesnice - jako bity b_0 až b_6 (b_7 nepoužít) - jsou přivedena vždy na jeden vstup hradel XOR (7486), jejichž druhé vstupy jsou pomocí spojky JV uzemněny - nebo ponechány volné. Při uzemnění nepůsobí na polaritu procházejícího signálu; leží-li však na společných vstupech hradel úroveň log "1", pak pracují hradla jako invertory. Tak je možné použít i klávesnic majících výstup v záporné logice. Vstupní port tvoří latch B2 - 74 374; na jeho vstupu musí být hodnota ASCII znaku jen v pozitivní logice. Strobovací puls z klávesnice, jenž indikuje vyslání znaku, je rovněž přiveden na dvouvstupové hradlo XOR, kde pomocí spojky JS lze upravit jeho polaritu. Přes hradlo O2 - řídicím signálem RD, IOR a adresou shodnou s nastavenou (A_1 až $A_7 = B_1$ až B_7) - je obsah latche B2 přenášen na datovou sběrnici mikroprocesoru.

V zapojení se setkáváme ještě s třístavovým oddělovacím obousměrným zesilovačem sběrnice B_1 . Ten zde slouží k informování CPJ - osmibitovým slovem, nastaveným spínači S_0 až S_7 - v jakém požadovaném provozním způsobu a jakou přenosovou rychlostí (týkající se však sériového styku) se bude komunikovat. Pozn.: nastaveným slovem se danému monitoru /2/ vlastně říká, s jakou (volitelnou) konfigurací má pracovat.

Na obr. 44 je zaznamenán časový průběh signálů při zadávání dat z klávesnice. Bitem b_7 , respektive jeho úroveň je indikováno periodicky dotazujícím se mikroprocesoru, zda z klávesnice jsou vyslána data. Je-li tedy $b_7 = 0$, lze nová data teprve očekávat. Následuje-li pak strobovací signál (z klávesnice) - oznamující vyslání dat - je pak za invertorem I4 vložen jedničkový signál do klopného obvodu, čímž se na jeho inverzním výstupu N objeví úroveň log "0". Tato úroveň, jakož i vstupní data, je převzata do B2. Klesající hranou čtecího pulsu je klopný obvod opět resetován; střídající úrovní bitu b_7 , ovšem pouze při součinnosti strobovacího pul-

su z klávesnice, jsou indikována platná data k převzetí. Členy V1 a V2 slouží pouze k adresování desky spolu se spínači B1 a B7.

Komunikace s mikropočítačem, jakož i vydávání abecedně-číslíkových výsledků, se nejlépe sleduje na víceřádkovém obrazovkovém monitoru - displeji. Lze ovšem k tomu účelu používat i neupravovaný TV přijímač; v obou případech musí být μ PC vybaven tzv. videointerfacem, v druhém navíc ještě vř modulátorem, umožňujícím přivádět modulovaný informační vř signál přímo do anténních svorek TV přijímače.

Jeden takový videointerface - s populárním zahraničním řadičem fy Thomson - typem 9364A umožňujícím nejen sériovou komunikaci, ale i přímé připojení klávesnice, popsal autor v /28/. I když většina video-řadičů zahraniční provenience je určena pro připojení k sériově pracujícimu stykovému obvodu (viz rozhraní RS 232C a Z8-SIO), lze je - při vhodném zapojení - použít i v paralelním video-interface, přímo připojitelném k datové sběrnici mikropočítače. V již citované lit. /2/ jsme našli obdobné zapojení - viz obr. 45, které je dále podrobněji popsáno; představuje typický příklad použití řadiče CRT = jed noučelového procesoru pro generování exaktně časovaných sledů pomocných a synchronizačních pulsů, jakož i pro přenos informace k video-účelům.

Jádrem celého stykového zapojení, umístěného na jedné desce cca polovičního evropského formátu, je již citovaný řadič EF 9364A, který přebírá kompletní řízení generování znaků a jejich rozmístování na obrazovku v šestnácti řádcích po 64 znacích včetně řízení kursoru (ukazovátka) a výmazu znaku, řádku či celého stínítka. Mimoto sestává komentovaný interface z obrazové paměti IO_1 a IO_2 (2×2114) o kapacitě 1 KB, (což odpovídá právě max. zobrazovatelnému počtu znaků ve formátu 16×64), generátoru znaků IO_3 , tří latchů IO_4 , IO_5 a IO_6 (3×74374), čtyřbitového čítače IO_7 , posuvného registru IO_8 , generátoru bodů IO_9 , dekodéru IO_{10} a nezbytných pomocných obvodů IO_{11} až IO_{15} .

Data z obrazové paměti jsou přiváděna přes mezipaměť na generátor znaků, který je zde s výhodou představován dvoukilobyteovou pamětí EPROM, naprogramovanou jak pro vytváření malých a velkých písmen včetně číslic a diakritických znamének, ale i pro generování semigrafických znaků. Znaková matice má rastr 8 x 8 bodů, pro číslice a písmena se však z ní využívá pouze 5 x 7 bodů, přičemž nevyužité bodové "okolí" slouží k oddělení řádek a jednotlivých znaků mezi sebou. (Je logické, že pro vytvoření semigrafických znaků je využíván celý rastr 8 x 8 bodů; tak je možno seskupením vhodných znaků vytvářet grafické útvary či figury.) Data vycházející z IO_3 jsou registrem IO_8 transformována do sériového sledu a tvoří již vlastní videosignál (zatím bez synchronizační směsi).

Řadič IO_{16} je buzen taktem 1 MHz, který je možno odebírat prostřednictvím děliče dvěma či čtyřmi - IO_{12} jako řídicí signál od mikroprocesoru (takt ϕ_m). Cyklické čtení z obrazové paměti obstarává řadič, který mimo zmíněný takt 1 MHz (přiváděný na vstup QI) vyžaduje ještě další řídicí frekvenci ϕ_1 , představující znakový takt, sloužící ke generování obrazu v horizontálním směru. Generátorem IO_9 je vyráběna bodová frekvence (cca 12 MHz), kterou nutno jemně nastavit (při uvádění do chodu) potenciometrovým trimrem P_1 . Dělič IO_7 podělením přetváří bodovou frekvenci na frekvenci znaků, mimo to řídí ještě posuvný registr IO_8 .

Data určená k zobrazení přicházejí po datové sběrnici od mikroprocesoru. Prostřednictvím řízených vstupních latchů IO_4 a IO_5 jsou předávána do obrazové paměti; jedná-li se ovšem o řídicí slova řadiče, jsou přiváděna přes IO_5 přímo na IO_{16} , což plyne z funkce dekodéru IO_{10} a jeho buzení příslušnou adresou!

Paměti IO_1 a IO_2 jsou adresovány vnitřní adresovou sběrnicí A0 až A9, vycházející ze řadiče; rovněž vedení R0 až R2 představují řádkovou adresu pro generátor znaků. Výstupem INI řadiče je synchronisován IO_9 , z výstupu SYNC řadiče jsou odebírány synchronizační signály H-sync a V-sync vytvářející

ve směsi s videosignálem tzv. BAS signál, jenž se již přivádí na vstup obrazovkového monitoru. Z výstupu PT se odebírá signál ukazovátka (kursoru), který v daném případě se projevuje blikáním nejspodnější hrany rastru v místě, do nějž má být zapsán další znak.

Z výstupu W řadiče se odebírá signál pro zápis, který je přiváděn spolu s bitem b3 z IO₅ na dvouvstupové hradlo N1. Je-li za výstupem N1 úroveň log "1", pak je zápis zablokovaný. Signálem ST je řízeno přebírání řídicího slova z IO₅ do řadiče. Spínači Ji za komparátorem IO₁₁ se nastavují adresy pro uvolnění desky pro přenos dat a řízení.

IV. Soubor příkazů mikroprocesoru Z80

IV.1. Soupis jednotlivých příkazů v mnemotechnickém tvaru, abecedně řazený, spolu s jejich významy

- ADC HL,ss (add with carry reg. pair ss to HL) - obsah registrového páru ss je přičten s bitem přenosu C k obsahu registrového páru HL
- ADC A,s (add with carry operand s to acc.) - operand s spolu s bitem přenosu C je přičten k obsahu střadače A
- ADD A,n (add value n to acc.) - integer n je přičten k obsahu střadače A
- ADD A,r (add reg.r to acc.) - obsah registru r je přičten k obsahu střadače A
- ADD A,(HL) (add location(HL) to acc.) - obsah paměťové buňky, jejíž adresa byla specifikována obsahem registrového páru HL, je přičten k obsahu střadače A
- ADD A,(IX+d) (add location (IX+d) to acc.) - obsah paměťové buňky, jejíž adresa byla specifikována obsahem registru IX a doplňku d, je přičten k obsahu střadače A
- ADD A,(AY+d) (add location (AY+d) to acc.) - jako u předešlé instrukce, avšak s obsahem registru IY

ADD HL,ss (add reg.pair ss to HL) - obsah registrového páru
 ss je přičten k obsahu registrového páru HL
 ADD IX,pp (add reg.pair pp to IX) - obsah registrového páru
 pp je přičten k obsahu registru IX
 ADD IY,rr (add reg.pair rr to IY) - obsah registrového páru
 rr je přičten k obsahu registru IY
 AND s (logical "and" of operand s and acc.) - logický
 součin operandu s a střadače; výsledek je uložen
 ve střadači
 BIT b,(HL) (test bit b of location (HL)) - po vykonání tohoto
 příkazu obsahuje příznak Z v registru F doplněk bitu
 indikovaného obsahem registrového páru HL
 BIT b,(IX+d) (test bit b of location (IX+d)) - po vykonání
 tohoto příkazu obsahuje příznak Z v registru F do-
 plněk bitu specifikovaného registrem IX a dvojkovým
 doplňkem d
 BIT b,(IY+d) (test bit b of location (IY+d)) - jako u předešlé
 instrukce, ale specifikace dána součtem obsahu re-
 gistru IY a dvojkového doplňku d
 BIT b,r (test bit b of reg.r) - po vykonání příkazu obsahu-
 je příznak Z v registru F doplněk indikovaného bitu
 s daným registrem r
 CALL cc,nn (call subroutine at location nn if condition cc is
 true) - je-li splněna podmínka cc, uloží instrukce
 běžný obsah programového čítače PC na vrch paměťového
 zásobníku, pak vloží operand nn do PC k indikaci
 adresy v paměti, na níž začíná příslušná subrutina
 CALL nn (unconditional call subroutine at location nn) - ne-
 podmíněné volání po subrutině, začínající na adrese nn
 CCF (complement carry flag) - příznak C v registru F je
 invertován
 CP s (compare operand s with acc.) - obsah operandu s je
 srovnán s obsahem střadače; při shodě je nahozen
 příznak
 CPD (compare location (HL) and acc., decrement HL and
 BC) - obsah paměťové buňky specifikované obsahem

- registrového páru HL, je srovnán s obsahem střadače. Při shodě je nahozen podmínkový bit. Registrové páry LH a BC jsou dekrementovány.
- CPDR (compare location (HL) and acc., decrement HL and BC, repeat until BC = 0) - obsah paměťové buňky, specifikované obsahem HL, je porovnáván s obsahem střadače A. Při shodě je nahozen podmínkový bit. Registrové páry BC a HL jsou dekrementovány. Jestliže BC - po dekrementování - má nulový obsah či je-li A = (HL), provádění instrukce je ukončeno. Pokud BC nemá nulový obsah a A je různé od (HL), je PC umenšen o 2 a průběh je opakován
- CPI (compare location (HL) and acc., increment HL and decrement BC) - obsah paměťové buňky, specifikované obsahem HL, je porovnáván s obsahem střadače. V případě shody je nahozen podmínkový bit. HL je inkrementován a čítač slabik = reg. pár BC je dekrementován
- CPDR (compare location (HL) and acc., increment HL, decrement BC, repeat until BC = 0) - stejné jako u předcházející instrukce, avšak je-li BC nenulové a A ≠ (HL), programový čítač je dekrementován dvěma a průběh se opakuje. Jestliže po dekrementování obsah BC = 0 či A = (HL), příkaz je ukončen
- CPL (complement acc.) - obsah střadače je invertován - jedničkový doplněk
- DAA (decimal adjust acc.) - tato instrukce pomíněně upravuje střadač pro operace sčítání a odečítání s BCD čísly
- DEC m (decrement operand m) - slabika, specifikovaná operandem m, je dekrementována
- DEC IX (decrement IX) - obsah indexového registru IX je dekrementován
- DEC IY (decrement IY) - obsah indexového registru IY je dekrementován
- DEC ss (decrement reg.pair ss) - obsah registrového páru ss je dekrementován
- DI (disable interrupts) - zamezuje maskovatelné přerušení resetováním uvolňovacích klopných obvodů přerušení IFF₁ a IFF₂

- DJNZ e** (decrement B and jump relative if B $\neq$ 0) - registr B je dekrementován a jestliže jeho obsah je nenulový, hodnota doplňku e je přičtena k PC. Je vyzdvižena následující instrukce z místa specifikovaného novým obsahem PC. Jestliže obsah dekrementovaného registru B je nulový, provede se instrukce následující za příkazem DJNZ e.
- EI** (enable interrupts) - příkaz uvolňuje maskovatelné přerušování nahazením klopných obvodů IFF_1 a IFF_2
- EX (SP),HL** (exchange the location (SP) and HL) - dolní slabika obsažená v registrovém páru HL je vyměněna s obsahem paměťové buňky specifikované obsahem registrového páru SP, a horní slabika HL je vyměněna s obsahem následující paměťové buňky specifikované obsahem (SP+1)
- EX (SP),IX** (exchange the location (SP) and IX) - dolní slabika obsažená v registrovém páru IX je vyměněna s obsahem paměťové buňky specifikované obsahem registrového páru SP, horní slabika (= slabika vyššího řádu) pak s obsahem buňky specifikované obsahem (SP+1)
- EX (SP),IY** (exchange the location (SP) and IY) - jako u předcházející instrukce, vztaženo však na obsah IY
- EX AF, AF'** (exchange the contents of AF and AF') - příkazem jsou vyměněny dvouslabičné obsahy registrových párů AF a AF'
- EX DE,HL** (exchange the contents of DE and HL) - příkazem jsou vyměněny dvouslabičné obsahy registrových párů DE a HL
- EXX** (exchange the contents of BC,DE,HL with contents of BC', DE', HL' respectively) - příkazem jsou vyměněny všechny dvouslabičné obsahy odpovídajících registrových párů
- HALT** (wait for interrupt or reset) - při příkazu HALT jsou operace mikroprocesoru dočasně zastaveny až do příjmu přerušování či iniciace. Během stavu HALT generuje mikroprocesor prázdné instrukce NOP za účelem osvěžování

- IM 0 (set interrupt mode 0) - zavedení přerušovacího způsobu 0
- IM 1 (set interrupt mode 1) - zavedení přerušovacího způsobu 1, restart na adrese 0038H
- IM 2 (set interrupt mode 2) - zavedení přerušovacího způsobu 2, nepřímé volání po kterémkoliv místě v paměti
- IN A,(n) (load the acc. with input from device n) - příkazem je umístěn operand n na dolní polovinu adresové sběrnice za účelem adresování V/V zařízení na jednom z možných 256 kanálů. Horní slabika adresové sběrnice pak nese obsah střadače A; zvoleným kanálem je přenesena osmibitová informace na datovou sběrnici a zapsána pak do střadače A
- IN r,(C) (load the reg.r with input from device (C)) - obsah registru C je umístěn na dolní polovinu adresové sběrnice za účelem adresování V/V zařízení. Horní slabika adresové sběrnice nese obsah registru B; specifikovaným kanálem je přenesena osmibitová informace z V/V zařízení na datovou sběrnici a zapsána pak do registru r mikroprocesoru
- INC (HL) (increment location (HL)) - slabika, obsažená v buňce adresově specifikované obsahem registrového páru HL, je inkrementována
- INC IX (increment IX) - obsah šestnáctibitového indexového registru IX je inkrementován
- INC (IX+d) (increment location (IX+d)) - obsah indexového registru IX je přičten k dvojkovému doplňku d k specifikování adresy v paměti; tato adresa je pak inkrementována
- INC IY (increment IY) - obsah šestnáctibitového indexového registru IY je inkrementován
- INC (IY+d) (increment location (IY+d)) - obsah indexového registru IY je přičten k dvojkovému doplňku d k specifikování adresy v paměti; tato adresa je pak inkrementována

INC r (increment reg.r) - příkazem je inkrementován obsah registru r

INC ss (increment reg. pair ss) - příkazem je inkrementován obsah registrového páru ss

IND (load location (HL) with input from port (C), decrement HL and B) - obsah registru C je umístěn na dolní polovinu adresové sběrnice k výběru V/V zařízení. Registr B může být použit jako čítač slabik - jeho obsah je umístěn na horní polovinu adresové sběrnice. Informace z V/V zařízení je vložena na datovou sběrnici a převzata procesorem. Obsah registrového páru HL je umístěn pak na adresovou sběrnici a převzatý vstupní byte je zapsán do specifikované paměťové buňky párem HL. Dále pak je čítač slabik a HL dekrementován

INDR (load location (HL) with input from port (C), decrement HL and B, repeat until B = 0) - tímto příkazem je vyvoláno opakované provedení příkazu IND, které končí, jakmile je obsah B po dekrementování roven nule

INI (load location (HL) with input from port (C), increment HL and decrement B) - obsah registru C je umístěn na dolní polovinu adresové sběrnice k výběru V/V zařízení. Registr B může být použit jako čítač slabik - jeho obsah je umístěn na horní polovinu adresové sběrnice. Informace z V/V zařízení je vložena na datovou sběrnici a převzata procesorem. Obsah registrového páru HL je pak umístěn na adresovou sběrnici a převzatá vstupní informace je zapsána do paměťové buňky specifikované párem HL. Dále je pak čítač slabik dekrementován, registrový pár HL však inkrementován

INIR (load location (HL) with input from port (C), increment HL and decrement B, repeat until B = 0) - tímto příkazem je vyvoláno opakované provedení příkazu INI, jež končí, jakmile je obsah B po dekrementování roven nule

- JP (HL) (unconditional jump to (HL)) - do PC je uložen obsah páru HL. Následující instrukce je dána adresou odpovídající novému obsahu programového čítače PC
- JP (IX) (unconditional jump to (IX)) - do PC je uložen obsah registru IX. Následující instrukce je dána adresou odpovídající novému obsahu čítače PC
- JP (IY) (unconditional jump to (IY)) - do PC je uložen obsah registru IY. Následující instrukce je dána adresou odpovídající novému obsahu programového čítače PC
- JP cc,nn (jump to location nn if condition cc is true) - je-li splněna podmínka cc, je příkazem uložen operand nn do PC a program pokračuje na instrukci začínající na adrese nn. Při nesplnění podmínky cc je PC inkrementován a program pokračuje na následné instrukci po JP cc,nn
- JP nn (unconditional jump to location nn) - operand nn je vložen do registrového páru PC a tak specifikuje adresu následující programové instrukce, jež bude provedena.
- JR C,e (jump relative to PC if carry = 1) - je-li příznak C = 0, program sekvenčně pokračuje, je-li však C = 1, následuje skok. V tom případě displacement e je přičten k obsahu PC a následující instrukce je dána adresou odpovídající novému obsahu PC
- JR e (unconditional jump relative to PC+e) - příkaz k ne podmíněnému skoku na adresu, specifikovanou obsahem PC s přičteným doplňkem e (v rozmezí -126 až +129 slabik)
- JR NC,e (jump relative to PC+e if carry = 0) - je-li příznak C = 1, program sekvenčně pokračuje, je-li však C = 0, následuje skok na instrukci na adrese, specifikované obsahem PC s přičteným doplňkem e
- JR NZ,e (jump relative to PC+e if non zero) - je-li příznak Z = 1, pak program sekvenčně pokračuje, je-li však Z = 0, následuje skok na adresu, specifikovanou obsahem PC s přičteným doplňkem e

- JR Z,e (jump relative to PC+e if zero) - je-li příznak Z = 0, pak program sekvenčně pokračuje, je-li však Z = 1, následuje skok na adresu, specifikovanou obsahem PC s přičteným doplňkem e
- LD A,(BC) (load acc. with location (BC)) - do střadače je uložen obsah paměťové buňky z adresy, specifikované obsahem registrového páru BC
- LD A,(DE) (load acc. with location (DE)) - do střadače je uložen obsah paměťové buňky z adresy, specifikované obsahem registrového páru DE
- LD A,I (load acc. with reg.I) - do střadače je uložen přerušovací vektor z registru I
- LD A,(nn) (load acc. with location nn) - obsah paměťové buňky, jejíž adresa je specifikována operandem nn, je uložen do střadače A. První operand n je byte nižšího řádu dvouslabičné adresy
- LD A,R (load acc. with reg.R) - do střadače je uložen obsah osvěžovacího registru R
- LD (BC),A (load location (BC) with acc.) - příkazem je uložen obsah střadače A do paměťové buňky, specifikované obsahem registrového páru BC
- LD (DE),A (load location (DE) with acc.) - viz výše, avšak registrovým párem DE
- LD (HL),n (load location (HL) with value n) - příkazem je uložen integer n do paměťové buňky specifikované obsahem registrového páru HL
- LD dd,nn (load reg.pair dd with value nn) - příkazem je uložen dvouslabičný integer nn do registrového páru dd (= BC, DE, HL nebo SP; OP kód určuje zvolený pár takto: 0 0 d d 0 0 I, kde dd je pro BC = 00, pro DE = 0I, pro HL = 10, pro SP = 1I)
- LD HL,(nn) (load HL with location (nn)) - obsah paměťové buňky o adrese nn je uložen do registru L, obsah následné paměťové buňky o adrese (nn+1) je uložen do registru H
- LD (HL),r (load location (HL) with reg.r) - obsah registru r je uložen do paměťové buňky specifikované obsahem registrového páru HL

- LD I,A (load I with acc.) - obsah střadače A je uložen jako přerušovací vektor do registru přerušování I
- LD IX,nn (load IX with value nn) - integer nn je uložen do indexového registru IX
- LD IX,(nn) (load IX with location (nn)) - obsah buňky o adrese nn je uložen do dolní slabiky registrového páru IX, obsah buňky o adrese (nn+1) je uložen do horní slabiky IX
- LD (IX+d),n (load location (IX+d) with value n) - operand n je uložen do buňky o adrese specifikované součtem obsahu registru IX a dvojkového doplňku d
- LD dd,(nn) (load reg.pair dd with location (nn)) - obsah paměťové buňky o adrese nn je uložen do dolní slabiky reg. páru dd, obsah buňky o adrese (nn+1) je uložen do horní slabiky reg. páru dd
- LD (IX+d),r (load location (IX+d) with reg.r) - obsah registru r je uložen do buňky o adrese, specifikované součtem obsahu registru IX a dvojkového doplňku d
- LD IY,nn (load IY with value nn) - integer nn je uložen do indexového registru IY
- LD IY,(nn) (load IY with location (nn)) - obsah buňky o adrese nn je uložen do dolní slabiky reg. páru IY, obsah buňky o adrese (nn+1) je uložen do horní slabiky IY
- LD (IY+d),n (load location (IY+d) with value n) - operand n je uložen do buňky o adrese specifikované součtem obsahu reg. IY a dvojkového doplňku d
- LD (IX+d),r (load location (IX+d) with reg.r) - obsah registru r je uložen do buňky o adrese specifikované součtem obsahu registru IY a dvojkového doplňku d
- LD (nn),A (load location (nn) with acc.) - obsah střadače A je uložen do buňky o adrese specifikované operandem nn. První operand n je dolní byte místa nn
- LD (nn),dd (load location (nn) with reg.pair dd) - dolní byte registrového páru dd je uložen do buňky o adrese nn, horní byte je uložen do buňky (nn+1)

LD (nn),HL (load location (nn) with reg. pair HL) - obsah registru L je uložen do buňky o adrese nn, obsah registru H je uložen do buňky o adrese (nn+1)

LD (nn),IX (load location (nn) with reg.pair IX) - obsah dolního byte reg. IX je uložen do buňky o adrese nn, horní byte pak do buňky (nn+1)

LD (nn),IY (load location (nn) with reg.pair IY) - obsah dolního byte reg. IY je uložen do buňky o adrese nn, horní byte pak do buňky (nn+1)

LD R,A (load R with acc.) - obsah střadače A je uložen do osvětřovacího registru R

LD r,(HL) (load reg.r with location (HL)) - obsah paměťové buňky o adrese specifikované obsahem reg.páru HL je uložen do registru r

LD r,(IX+d) (load reg.r with location (IX+d)) - součet obsahů registru IX a dvojkového doplňku d je uložen do registru r

LD r,(IY+d) (load reg.r with location (IY+d)) - součet obsahů registru IY a dvojkového doplňku d je uložen do registru r

LD r,n (load reg.r with value n) - operand n je uložen do registru r

LD r,r' (load reg.r with reg.r') - obsah registru r' je uložen do registru r

LD SP,HL (load SP with HL) - obsah registrového páru HL je uložen do ukazatele sklípku - stack pointer

LD SP,IX (load SP with IX) - obsah reg. IX je uložen do SP

LD SP,IY (load SP with IY) - obsah reg. IY je uložen do SP

LDD (load location (DE) with location (HL), decrement DE, HL and BC) - touto dvouslabičnou instrukcí je způsoben přenos datové slabiky z buňky o adrese specifikované obsahem HL do buňky o adrese, specifikované obsahem páru DE. Oba registrové páry jsou pak včetně BC (čítače slabik) dekrementovány

LDDR (load location (DE) with location (HL), decrement DE, HL and BC, repeat until BC = 0) - příkaz vy-

volá stejnou funkci jako u předcházejícího příkazu LDD, ovšem s tím, že průběh je opakován, pokud obsah BC po dekrementaci není roven nule. Je-li obsah BC nulový, provádění příkazu se zastaví

LDI (load location (DE) with location (HL), increment DE, HL, decrement BC) - datová slabika je transferována z buňky adresované obsahem páru HL do buňky, adresované obsahem páru DE. Pak jsou oba páry inkrementovány, avšak BC je dekrementován

LDIR (load location (DE) with location (HL), increment DE, HL, decrement BC, repeat until BC = 0) - stejná funkce jako u LDI, ovšem s tím, že je opakována, pokud $BC \neq 0$. Je-li obsah BC nulový, provádění se zastaví

NEG (negate acc. - 2's complement) - obsah střadače je negován, což je stejné, jako kdyby byl obsah střadače A odečten od nuly

NOP (no operation) - během tohoto příkazu neprovádí mikroprocesor nějakou operaci vyjma osvěžování

OR s (logical "OR" of operand s and acc.) - je prováděna bit po bitu logická operace "NEBO" se slabikou specifikovanou operandem s, a obsaženou ve střadači. Výsledek operace je uložen opět ve střadači A

OTDR (load output port (C) with location (HL), decrement HL and B, repeat until B = 0) - obsah páru HL je umístěn na adresovou sběrnici k určení místa v paměti. Slabika obsažená v tomto místě je dočasně uložena v procesoru. Potom, až je čítač slabik B dekrementován, obsah registru C je umístěn na dolní polovinu adresové sběrnice za účelem výběru V/V zařízení. Registr B může být použit jako čítač slabik, a jeho dekrementovaný obsah je umístěn do horní poloviny adresové sběrnice. Slabika, určená k vydání, je umístěna na datovou sběrnici a zapsána do vybrané periférie. Registrový pár HL je pak dekrementován. Pokud dekrementovaný registr B je nenulový, je PC dekrementován dvěma a instrukce je zopakována. Je-li $B = 0$, provádění se zastaví. Přerušování je rozpoznáno po každém přenosu data

- OTIR (load output port (C) with location (HL), increment HL, decrement B, repeat until B = 0) - obdobný průběh jako u příkazu "OTDR", ovšem s tím rozdílem, že registrový pár HL po transferu data je *i n k r e - m e n t o v á n*
- OUT (C),r (load output port (C) with reg.r) - obsah registru C je umístěn na dolní polovinu adresové sběrnice k určení V/V zařízení. Obsah registru B je umístěn na horní polovinu adresové sběrnice. Slabika, obsažená v registru r je umístěna na datovou sběrnici a zapsaná (předaná) perifernímu zařízení
- OUT (n),A (load output port (n) with acc.) - operand d je umístěn na dolní polovinu adresové sběrnice k adresování V/V zařízení. Obsah střadače se objeví na horní polovině adresové sběrnice. Slabika, obsažená ve střadači je vydána na datovou sběrnici a převzata vybranou periférií
- OUTD (load output port (C) with location (HL), decrement HL and B) - obsah registrového páru HL je umístěn na adresovou sběrnici za účelem určení místa v paměti. Slabika, obsažená v tomto místě je dočasně uložena v procesoru. Potom, až je čítač slabik B dekrementován, obsah registru C je vložen na dolní polovinu adresové sběrnice k vybrání V/V zařízení. Registr B může být použit jako čítač slabik a jeho dekrementovaná hodnota je umístěna na horní polovinu adresové sběrnice. Slabika, určená k vydání, je vložena na datovou sběrnici a převzata zvoleným periferním zařízením. Posléze je reg. pár HL dekrementován
- OUTI (load output port (C) with location (HL), increment HL, decrement B) - stejný průběh jako u předcházející instrukce OUTD, ovšem s tím, že po transferu data je registrový pár HL *i n k r e m e n t o v á n*
- POP IX (load IX with top of stack) - vrcholové dvě slabiky ze zásobníku (stack) jsou vloženy do registru IX, a to tak, že do dolní poloviny IX přijde SP, do horní poloviny IX pak (SP+1)

POP IY (load IY with top of stack) - vrcholové dvě slabiky ze zásobníku (stack) jsou vloženy do registru IY v pořadí $IY_L = SP$, $IY_H = SP+1$

POP qq (load reg.pair qq with top of stack) - vrcholové dvě slabiky ze zásobníku jsou vloženy do reg.páru qq v pořadí $qq_L = SP$, $qq_H = SP+1$. qq reprezentuje páry BC, DE, HL nebo AF; příslušný OP kód je určen tvarem:

I	I	q	q	0	0	0	I
	b7						b0

PUSH IX (load IX onto stack) - obsah indexového registru IX je vložen do zásobníku. Tento příkaz nejprve dekrementuje SP a uloží byte vyššího řádu IX do buňky o adrese specifikované nyní ukazatelem zásobníku SP; dále dekrementuje opět SP a uloží dolní byte (= nižšího řádu) do paměťového místa o odpovídající adrese z ukazatele zásobníku

PUSH IY (load IY onto stack) - příkaz je analogický k předcházejícímu, ovšem transfer se děje z registru IY

PUSH qq (load reg. pair qq onto stack) - obsah registrového páru qq je vložen do zásobníku. SP je dekrementován a do jím specifikované buňky o adrese (SP-1) je uložen horní byte páru qq. Pak je znovu SP dekrementován a do takto vzniklé adresy SP-2 je uložen dolní byte páru qq

RES b,m (reset bit b of operand m) - bit b v operandu m je resetován

RET (return from subroutine) - příkazem je způsoben návrat do hlavního programu z podprogramu, a to vložení SP (dolní byte) do PC-L a vložení obsahu (SP-1) (horní byte) do PC-H, kamž byla tato adresa návratu předtím umístěna příkazem "CALL"

RETI (return from interrupt) - příkaz je použit na konci obslužné přerušovací rutiny k:

- 1) upamatování obsahu programového čítače PC,
- 2) indikaci V/V zařízení, že rutina byla ukončena.

Příkaz současně resetuje klopné obvody IFF1 a IFF2

RETN (return from nonmaskable interrupt) - návrat z ne-maskovatelného přerušení; pracuje stejně jako příkaz "RET". Stav obvodu IFF2 je zpětně kopírován do IFF1 do stavu, který měl před přijetím signálu "NMI"

RL m (rotate left through carry operand m) - operand m je rotován (o jeden bit) doleva. b7 je kopírován do přenosového příznaku C a předcházející obsah C je kopírován do b0

RLA (rotate left acc. through carry) - obsah střadače je rotován doleva, obsah b7 je kopírován do přenosového příznaku C a předcházející obsah C je kopírován do b0

RLC (HL) (rotate location (HL) left circular) - obsah buňky o adrese specifikované obsahem páru HL je rotován doleva. Obsah bitu b7 je kopírován do příznaku přenosu C a taktéž do bitu b0

RLC (IX+d) (rotate location (IX+d) left circular) - obsah buňky o adrese specifikované součtem obsahu reg. páru IX a doplňku d je rotován doleva. Obsah bitu b7 je kopírován do příznaku přenosu C a taktéž do bitu b0

RLC (IY+d) (rotate location (IY+d) left circular) - obsah buňky o adrese specifikované součtem obsahu reg. páru IY a doplňku d je rotován doleva. Obsah b7 je kopírován do příznaku C a taktéž do b0

RLC r (rotate reg.r left circular) - osmibitový obsah registru r je rotován doleva. Obsah b7 je kopírován do příznaku přenosu C a rovněž do b0

RICA (rotate left circular acc.) - obsah střadače A je rotován doleva. Obsah bitu b7 je kopírován do příznaku přenosu C a rovněž i do bitu b0

RLD (rotate digit left and right between acc. and location (HL)) - obsah čtyř bitů nižšího řádu paměťového místa (HL) je kopírován do čtyř bitů vyššího řádu téhož paměťového místa. Předcházející obsah těch-

to čtyř bitů vyššího řádu je kopírován do čtyř bitů nižšího řádu střadače A a předcházející obsah těchto 4 bitů nižšího řádu střadače je kopírován do 4 bitů nižšího řádu paměťového místa (HL). Obsah 4 bitů vyššího řádu střadače A je nedotčen

RR m (rotate right through carry operand m) - obsah operandu m je rotován doprava. Obsah b0 je kopírován do příznaku přenosu C a předcházející obsah C je kopírován do b7

RRA (rotate right acc. through carry) - obsah střadače A je rotován doprava. Obsah b0 je kopírován do příznaku přenosu C a předcházející obsah C je kopírován do b7

RRC m (rotate operand m right circular) - obsah operandu m je rotován doprava. Obsah b0 je kopírován do příznaku přenosu C a taktéž do bitu b7

RRCA (rotate right circular acc.) - obsah střadače A je rotován doprava. Obsah bitu b0 je kopírován do bitu b7 a též do příznaku přenosu C

RRD (rotate digit right and left between acc. and location (HL)) - obsah dolní tetrády paměťového místa (HL) je kopírován do dolní tetrády střadače A. Předcházející obsah dolní tetrády střadače A je kopírován do horní tetrády místa (HL), a předcházející obsah horní tetrády (HL) je kopírován do dolní tetrády (HL). Obsah horní tetrády střadače je nedotčen

RST p (restart to location p) - obsah programového čítače PC je umístěn do paměťového zásobníku (stack) a paměťové místo nulté stránky, dané operandem p, je vloženo do PC. Program pak pokračuje s instrukcí na adrese označené obsahem PC. Instrukce dovoluje skok na jednu z osmi adres níže vyznačených: I I t t t I I I ,
b7 b0

kde pro parametr p a bity t platí:

p	00H	08H	10H	18H	20H	28H	30H	38H
ttt	000	001	010	011	100	101	110	111

RET cc (return from subroutine if condition cc is true)
 - je-li splněna podmínka cc, je řízení programu vráceno do hlavní části snesením předcházejícího obsahu PC uloženého na vrcholku zásobníku, tedy $PC-L \leftarrow (SP)$, $PC-H \leftarrow (SP+1)$

SBC A,s (subtract operand s from acc. with carry) - operand s a přenosový bit C je odečten od obsahu střadače, výsledek uložen ve střadači

SBC HL,ss (subtract reg.pair ss from HL with carry) - obsah registrového páru ss a přenosový bit C jsou odečteny od obsahu reg. páru HL, výsledek je uložen v HL

SCF (set carry flag - C = 1) - příznak přenosu (= bit C) v registru F je nahozen, tj. = 1

SET b,(HL) (set bit b of location (HL)) - bit b v paměťovém místě určeném obsahem registrového páru HL, je nahozen

SET b,(IX+d) (set bit b of location (IX+d)) - bit b v paměťovém místě určeném obsahem reg. páru IX a doplňku d, je nahozen

SET b,(IY+d) (set bit b of location (IY+d)) - bit b v místě určeném obsahem reg. páru IY a doplňku d je nahozen

SET b,r (set bit b of reg.r) - bit b (kterýkoliv) v registru r je nahozen (= 1)

SIA m (shift operand m left arithmetic) - obsah operandu m je posunut doleva, přičemž b0 je resetován a b7 vložen do přenosového bitu C

SRA m (shift operand m right arithmetic) - obsah operandu m je posunut doprava, přičemž bit b0 je vložen do příznaku přenosu C. Obsah bitu b7 zůstává zachován

SRL m (shift operand m right logical) - obsah operandu m je posunut doprava logicky. Bit b0 je vložen do příznaku přenosu C a bit b7 je resetován

SUB s (subtract operand s from acc.) - operand s je odečten od obsahu střadače a výsledek je uložen ve střadači A

XOR s (exclusive "OR" of operand s and acc.) - logická operace "výlučné nebo", bit po bitu, mezi bytem určeným operandem s a bytem, obsaženým ve střada-
či A

Legenda

r, r' - jeden z registrů A, B, C, D, E, H nebo L
n - jednoslabičný výraz v rozsahu 0 až 255
nn - dvouslabičný výraz v rozsahu 0 až 65 535
d - osmibitový doplněk v rozmezí -128 až +127
b - výraz v rozmezí 0 až 7
e - osmibitový výraz v rozmezí -126 až +129
qq - některý z registrových párů BC, DE, HL či AF
ss - některý z registrových párů BC, DE, HL či SP
pp - některý z registrových párů BC, DE, IX či SP
rr - některý z registrových párů BC, DE, IY či SP
s - některý z výrazů r, n, (HL), (IX+d) či (IY+d)
dd - některý z registrových párů BC, DE, HL či SP
m - některý z výrazů r, (HL), (IX+d) či (IY+d)
(HL) - specifikuje paměťovou buňku (místo) o adrese udané
obsahem registrového páru HL
(nn) - specifikuje paměťovou buňku o adrese dané dvouslabič-
ným výrazem v nn
PC - programový čítač (program counter)
SP - ukazatel zásobníku (stack pointer)
t - výraz v rozmezí 0 až 7
C, N, P/V, H, Z, S - příznakové bity
cc - stav příznaků pro podmíněné příkazy JR a JP skoků

cc	podmínka	relevantní příznak
000	NZ non zero	Z
001	Z zero	Z
010	NC non carry	C
011	C carry	C
100	PO parity odd	P/V
101	PE parity even	P/V
110	P sign positive	S
111	M sign negative	S

IV.2. Instrukční soubor mikroprocesoru Z80 - znázorněný ve strojních cyklech M1 až M5

Legenda

IO - vnitřní operace CPJ
MR - čtení z paměti
MRH - čtení z paměti vyšší slabiky
MRL - čtení z paměti nižší slabiky
MW - zápis do paměti
MWH - zápis do paměti vyšší slabiky
MWL - zápis do paměti nižší slabiky
OCF - zachycení operačního kódu
ODH - čtení vyšší slabiky datového operandu } OD
ODL - čtení nižší slabiky datového operandu }
PR - čtení z portu (brány)
PW - zápis do portu (brány)
SRH - čtení vyšší slabiky zápisníkové paměti (stack)
SRL - čtení nižší slabiky zápisníkové paměti
SWH - zápis vyšší slabiky do zápisníkové paměti
SWL - zápis nižší slabiky do zápisníkové paměti
() - počet taktů T v daném strojním cyklu M_i

INSTRUCTION TYPE	BYTES	M1	M2	M3	M4	M5
LD r, s	1	OCF (4)				
LD r, n	2	OCF (4)	OD (3)			
LD r, (HL) LD (HL), r	1	OCF (4) OCF (4)	MR (3) MW (3)			
LD r, (IX+d) LD (IX+d), r	3	OCF (4)/OCF (4) OCF (4)/OCF (4)	OD (3) OD (3)	IO (5) IO (5)	MR (3) MW (3)	
LD (HL), n	2	OCF (4)	OD (3)	MW (3)		
LD A, ^{BC} (DE)	1	OCF (4)	MR (3)			
LD A, ^{BC} _{DE} , A		OCF (4)	MW (3)			
LD A, (nn) LD (nn), A	3	OCF (4) OCF (4)	ODL (3) ODL (3)	ODH (3) ODH (3)	MR (3) MW (3)	
LD A, ^I _R LD ^I _R , A	2	OCF (4)/OCF (5)				
LD dd, nn	3	OCF (4)	ODL (3)	ODH (3)		
LD IX, nn	4	OCF (4)/OCF (4)	ODL (3)	ODH (3)		
LD HL, (nn) LD (nn), HL	3	OCF (4) OCF (4)	ODL (3) ODL (3)	ODH (3) ODH (3)	MRL (3) MWL (3)	MRH (3) MWH (3)
LD dd, (nn) LD (nn), dd LD IX, (nn) LD (nn), IX	4	OCF (4)/OCF (4) OCF (4)/OCF (4) OCF (4)/OCF (4) OCF (4)/OCF (4)	ODL (3) ODL (3) ODL (3) ODL (3)	ODH (3) ODH (3) ODH (3) ODH (3)	MRL (3) MWL (3) MRL (3) MWL (3)	MRH (3) MWH (3) MRH (3) MWH (3)
LD SP, HL	1	OCF (6)				
LD SP, IX	2	OCF (4)/OCF (6)				
PUSH qq	1	OCF (5) SP-1 →	SWH (3) SP-1 →	SWL (3)		
PUSH IX	2	OCF (4)/OCF (5) SP-1 →	SWH (3) SP-1 →	SWL (3)		
POP qq	1	OCF (4)	SRH (3) SP+1 →	SRL (3)	SP+1 →	
POP IX	2	OCF (4)/OCF (4)	SRH (3) SP+1 →	SRL (3)	SP+1 →	
EX DE, HL	1	OCF (4)				
EX AF, AF'	1	OCF (4)				

INSTRUCTION TYPE	BYTES	M1	M2	M3	M4	M5
EXX	1	OCF (4)				
EX (SP), HL	1	OCF (4)	SRL (3) → SP+1	SRH (4)	SWH (3) → SP-1	SWL (5)
EX (SP), IX	2	OCF (4)/OCF (4)	SRL (3) → SP+1	SRH (4)	SWH (3) → SP-1	SWL (5)
LDI LDD CPI CPD	2	OCF (4)/OCF (4)	MR (3)	MW (5)		
LDIR LDDR CPIR CPDR	2	OCF (4)/OCF (4)	MR (3)	MW (5)	IO (5)* *only if BC ≠ 0	
ALU A, r ADD ADC SUB SBC AND OR XOR CP	1	OCF (4)				
ALU A, n	2	OCF (4)	OD (3)			
ALU A, (HL)	1	OCF (4)	MR (3)			
ALU A, (IX+d)	3	OCF (4)/OCF (4)	OD (3)	IO (5)	MR (3)	
DEC INC r	1	OCF (4)				
DEC INC (HL)	1	OCF (4)	MR (4)	MW (3)		
DEC INC (IX+D)	2	OCF (4)/OCF (4)	OD (3)	IO (5)	MR (4)	MW (3)
DAA CPL CCF SCF NOP HALT DI EI	1	OCF (4)				
NEG IMO IM1 IM2	2	OCF (4)/OCF (4)				
ADD HL, ss	1	OCF (4)	IO (4)	IO (3)		
ADC HL, ss SBC HL, ss ADD IX, pp	2	OCF (4)/OCF (4)	IO (4)	IO (3)		
INC ss DEC ss	1	OCF (6)				
DEC IX INC IX	2	OCF (4)/OCF (6)				
RLCA RLA RRCA RRA	1	OCF (4)				
RLC r RL RRC RR SLA SRA SRL	2	OCF (4)/OCF (4)				

INSTRUCTION TYPE	BYTES	M1	M2	M3	M4	M5
RLC (HL) RL RRC RR SLA SRA SRL	2	OCF (4)/OCF (4)	MR (4)	MW (3)		
RLC (IX+d) RL RRC RR SLA SRA SRL	4	OCF (4)/OCF (4)	OD (3)	IO (5)	MR (4)	MW (3)
RLD RRD	2	OCF (4)/OCF (4)	MR (3)	IO (4)	MW (3)	
BIT b, r SET RES	2	OCF (4)/OCF (4)				
BIT b, (HL)	2	OCF (4)/OCF (4)	MR (4)			
SET b, (HL) RES	2	OCF (4)/OCF (4)	MR (4)	MW (3)		
BIT b, (IX+d)	4	OCF (4)/OCF (4)	OD (3)	IO (5)	MR (4)	
SET b, (IX+d) RES	4	OCF (4)/OCF (4)	OD (3)	IO (5)	MR (4)	MW (3)
JP nn JP cc, nn	3	OCF (4)	ODL (3)	ODH (3)		
JR e	2	OCF (4)	OD (3)	IO (5)		
JR C, e JR NC, e JR Z, e JR NZ, e	2	OCF (4)	OD (3)	IO (5)* * If condition is met		
JP (HL)	1	OCF (4)				
JP (IX)	2	OCF (4)/OCF (4)				
DJNZ, e	2	OCF (5)	OD (3)	IO (5)* * If B ₇ = 0		
CALL nn CALL cc, nn cc true	3	OCF (4)	ODL (3)	ODH (4) SP-1	SWH (3) SP-1	SWL (3)
CALL cc, nn cc false	3	OCF (4)	ODL (3)	ODH (3)		
RET	1	OCF (4)	SRL (3) SP+1	SRH (3)	SP+1	
RET cc	1	OCF (5)	SRL (3)* SP+1 * If cc is true	SRH (3)*	SP+1	
RETI RETN	2	OCF (4)/OCF (4)	SRL (3) SP+1	SRH (3)	SP+1	
RST p	1	OCF (5) SP-1	SWH (3) SP-1	SWL (3)		

INSTRUCTION TYPE	BYTES	M1	M2	M3	M4	M5
IN A, (n)	2	OCF (4)	OD (3)	PR (4)		
IN r, (c)	2	OCF (4)/OCF (4)	PR (4)			
INI	2	OCF (4)/OCF (5)	PR (4)	MW (3)		
IND						
INIR	2	OCF (4)/OCF (5)	PR (4)	MW (3)	IO (5)	
INDR						
OUT (n), A	2	OCF (4)	OD (3)	PW (4)		
OUT (C), r	2	OCF (4)/OCF (4)	PW (4)			
OUTI	2	OCF (4)/OCF (5)	MR (3)	PW (4)		
OUTD						
OTIR	2	OCF (4)/OCF (5)	MR (3)	PW (4)	IO (5)	
OTDR						
<u>INTERRUPTS</u>						
NMI	-	OCF (5) * SP-1 →	SWH (3) SP-1 →	SWL (3)	*Op Code Ignored	
INT						
MODE 0	-	INTA (6) (CALL INSERTED) SP-1 →	ODL (3)	ODH (4) SP-1 →	SWH (3) SP-1 →	SWL (3)
	-	INTA (6) (RST INSERTED) SP-1 →	SWH (3) SP-1 →	SWL (3)		
MODE 1		INTA (7) (RST 3BH INTERNAL) SP-1 →	SWH (3) SP-1 →	SWL (3)		
MODE 2	-	INTA (7) (VECTOR SUPPLIED) SP-1 →	SWH (3) SP-1 →	SWL (3)	MRL (3)	MRH (3)

Seznam instrukcí Z80-QPU seřazených abecedně podle mnemonických příkazů assembleru

[illegible]

IV.4 INSTRUKČNÍ SOUBOR Z80 (OP-CODE)

Seznam instrukcí Z80-CPU seřazených podle vztažného operačního kódu (hex)

OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT
00	NOP	218A05	LD HL, NN	47	LD B, D
01	LD BC, NN	228A05	LD (NN), HL	48	LD B, E
02	LD BCL, C	23	INC HL	49	LD B, H
03	LD B, C	24	INC HL	4A	LD B, NN
04	INC B	25	DEC H	4B	LD B, (HL)
05	DEC B	2620	LD H, N	47	LD B, A
0620	LD B, N	27	DA A	48	LD C, B
07	LD C, B	282E	LD (DE), DE	49	LD C, D
08	LD C, A	292E	LD (HL), HL	4A	LD C, E
09	LD C, (BC)	2A8A05	LD (NN), NN	4B	LD C, (HL)
0A	LD A, (BC)	2B	DEC HL	4C	LD C, H
0B	LD C, C	2C	INC HL	4D	LD C, NN
0C	INC C	2D	DEC L	4E	LD C, (HL)
0D	DEC C	2E20	LD L, N	4F	LD C, A
0E20	LD C, N	2F	CPL	50	LD D, B
0F	LD D, C	302E	LD (DE), DE	51	LD D, D
102E	LD (DE), DE	318A05	LD (NN), NN	52	LD D, E
11	LD D, A	32	INC SP	53	LD D, H
12	LD D, (BC)	33	INC SP	54	LD D, NN
13	LD D, C	34	DEC SP	55	LD D, (HL)
14	LD D, (BC)	35	DEC SP	56	LD D, A
15	LD D, D	3620	LD L, N	57	LD D, H
1620	LD D, N	37	SCF	58	LD D, B
17	LD E, C	382E	LD (DE), DE	59	LD D, D
182E	LD (DE), DE	392E	LD (HL), HL	5A	LD D, E
19	LD E, A	3A8A05	LD (NN), NN	5B	LD D, H
1A	LD E, (BC)	3B	DEC SP	5C	LD D, NN
1B	LD E, C	3C	INC SP	5D	LD D, (HL)
1C	LD E, (BC)	3D	DEC SP	5E	LD D, A
1D20	LD E, N	3E20	LD L, N	5F	LD D, H
1E	LD E, A	3F	CFP	60	LD E, B
1F	LD E, (BC)	40	LD B, B	61	LD E, D
202E	LD (DE), DE	41	LD B, C	62	LD E, (HL)

OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT
63	LD H, E	A5	AND L	E9	JP (HL)
64	LD H, H	A6	AND H	EAB05	JE PN
65	LD H, L	A7	AND A	EB	EX DE, HL
66	LD H, (HL)	A8	XOR B	EB05	EX HL, NN
67	LD H, A	A9	XOR D	E270	XOR N
68	LD L, B	AA	XOR C	EF	RST 7H
69	LD L, C	AB	XOR E	F0	RST P
6A	LD L, D	AC	XOR H	F0A05	JP NN
6B	LD L, E	AD	XOR L	F8A05	DI
6C	LD L, H	AE	XOR (HL)	F8A05	DI
6D	LD L, L	AF	XOR A	F8A05	DI
6E	LD L, (HL)	B0	OR B	F8A05	DI
6F	LD L, A	B1	OR D	F8A05	DI
70	LD (HL), B	B2	OR D	F8A05	DI
71	LD (HL), C	B3	OR E	F8A05	DI
72	LD (HL), D	B4	OR H	F8A05	DI
73	LD (HL), E	B5	OR L	F8A05	DI
74	LD (HL), H	B6	OR (HL)	F8A05	DI
75	LD (HL), L	B7	OR A	F8A05	DI
76	HALT	B8	CP B	F8A05	DI
77	LD (HL), A	B9	CP C	F8A05	DI
78	LD A, B	BA	CP D	F8A05	DI
79	LD A, C	BB	CP E	F8A05	DI
7A	LD A, D	BC	CP H	F8A05	DI
7B	LD A, E	BD	CP L	F8A05	DI
7C	LD A, H	BE	CP (HL)	F8A05	DI
7D	LD A, L	BF	CP A	F8A05	DI
7E	LD A, (HL)	C0	RET NZ	F8A05	DI
7F	LD A, A	C1	RET Z	F8A05	DI
80	LD A, B	C2	RET NZ	F8A05	DI
81	LD A, C	C3	RET Z	F8A05	DI
82	LD A, D	C4	RET NZ	F8A05	DI
83	LD A, E	C5	RET Z	F8A05	DI
84	LD A, H	C6	RET NZ	F8A05	DI
85	LD A, L	C7	RET Z	F8A05	DI
86	LD A, (HL)	C8	RET NZ	F8A05	DI
87	LD A, A	C9	RET Z	F8A05	DI
88	LD A, B	CA	RET NZ	F8A05	DI
89	LD A, C	CB	RET NZ	F8A05	DI
8A	LD A, D	CC	RET NZ	F8A05	DI
8B	LD A, E	CD	RET NZ	F8A05	DI
8C	LD A, H	CE	RET NZ	F8A05	DI
8D	LD A, L	CF	RET NZ	F8A05	DI
8E	LD A, (HL)	D0	RET NC	F8A05	DI
8F	LD A, A	D1	RET NC	F8A05	DI
90	LD A, B	D2	RET NC	F8A05	DI
91	LD A, C	D3	RET NC	F8A05	DI
92	LD A, D	D4	RET NC	F8A05	DI
93	LD A, E	D5	RET NC	F8A05	DI
94	LD A, H	D6	RET NC	F8A05	DI
95	LD A, L	D7	RET NC	F8A05	DI
96	LD A, (HL)	D8	RET NC	F8A05	DI
97	LD A, A	D9	RET NC	F8A05	DI
98	LD A, B	DA	RET NC	F8A05	DI
99	LD A, C	DB	RET NC	F8A05	DI
9A	LD A, D	DC	RET NC	F8A05	DI
9B	LD A, E	DD	RET NC	F8A05	DI
9C	LD A, H	DE	RET NC	F8A05	DI
9D	LD A, L	DF	RET NC	F8A05	DI
9E	LD A, (HL)	E0	RET NC	F8A05	DI
9F	LD A, A	E1	RET NC	F8A05	DI
A0	LD A, B	E2	RET NC	F8A05	DI
A1	LD A, C	E3	RET NC	F8A05	DI
A2	LD A, D	E4	RET NC	F8A05	DI
A3	LD A, E	E5	RET NC	F8A05	DI
A4	LD A, H	E6	RET NC	F8A05	DI

OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT
CB77	SR1A, IML	CB77	RES7, A	CB77	RES7, A
CB78	SR1B, IML	CB78	RES7, B	CB78	RES7, B
CB79	SR1C, IML	CB79	RES7, C	CB79	RES7, C
CB80	SR1D, IML	CB80	RES7, D	CB80	RES7, D
CB81	SR1E, IML	CB81	RES7, E	CB81	RES7, E
CB82	SR1F, IML	CB82	RES7, F	CB82	RES7, F
CB83	SR1G, IML	CB83	RES7, G	CB83	RES7, G
CB84	SR1H, IML	CB84	RES7, H	CB84	RES7, H
CB85	SR1I, IML	CB85	RES7, I	CB85	RES7, I
CB86	SR1J, IML	CB86	RES7, J	CB86	RES7, J
CB87	SR1K, IML	CB87	RES7, K	CB87	RES7, K
CB88	SR1L, IML	CB88	RES7, L	CB88	RES7, L
CB89	SR1M, IML	CB89	RES7, M	CB89	RES7, M
CB90	SR1N, IML	CB90	RES7, N	CB90	RES7, N
CB91	SR1O, IML	CB91	RES7, O	CB91	RES7, O
CB92	SR1P, IML	CB92	RES7, P	CB92	RES7, P
CB93	SR1Q, IML	CB93	RES7, Q	CB93	RES7, Q
CB94	SR1R, IML	CB94	RES7, R	CB94	RES7, R
CB95	SR1S, IML	CB95	RES7, S	CB95	RES7, S
CB96	SR1T, IML	CB96	RES7, T	CB96	RES7, T
CB97	SR1U, IML	CB97	RES7, U	CB97	RES7, U
CB98	SR1V, IML	CB98	RES7, V	CB98	RES7, V
CB99	SR1W, IML	CB99	RES7, W	CB99	RES7, W
CB00	SR1X, IML	CB00	RES7, X	CB00	RES7, X
CB01	SR1Y, IML	CB01	RES7, Y	CB01	RES7, Y
CB02	SR1Z, IML	CB02	RES7, Z	CB02	RES7, Z
CB03	SR2A, IML	CB03	RES2, A	CB03	RES2, A
CB04	SR2B, IML	CB04	RES2, B	CB04	RES2, B
CB05	SR2C, IML	CB05	RES2, C	CB05	RES2, C
CB06	SR2D, IML	CB06	RES2, D	CB06	RES2, D
CB07	SR2E, IML	CB07	RES2, E	CB07	RES2, E
CB08	SR2F, IML	CB08	RES2, F	CB08	RES2, F
CB09	SR2G, IML	CB09	RES2, G	CB09	RES2, G
CB10	SR2H, IML	CB10	RES2, H	CB10	RES2, H
CB11	SR2I, IML	CB11	RES2, I	CB11	RES2, I
CB12	SR2J, IML	CB12	RES2, J	CB12	RES2, J
CB13	SR2K, IML	CB13	RES2, K	CB13	RES2, K
CB14	SR2L, IML	CB14	RES2, L	CB14	RES2, L
CB15	SR2M, IML	CB15	RES2, M	CB15	RES2, M
CB16	SR2N, IML	CB16	RES2, N	CB16	RES2, N
CB17	SR2O, IML	CB17	RES2, O	CB17	RES2, O
CB18	SR2P, IML	CB18	RES2, P	CB18	RES2, P
CB19	SR2Q, IML	CB19	RES2, Q	CB19	RES2, Q
CB20	SR2R, IML	CB20	RES2, R	CB20	RES2, R
CB21	SR2S, IML	CB21	RES2, S	CB21	RES2, S
CB22	SR2T, IML	CB22	RES2, T	CB22	RES2, T
CB23	SR2U, IML	CB23	RES2, U	CB23	RES2, U
CB24	SR2V, IML	CB24	RES2, V	CB24	RES2, V
CB25	SR2W, IML	CB25	RES2, W	CB25	RES2, W
CB26	SR2X, IML	CB26	RES2, X	CB26	RES2, X
CB27	SR2Y, IML	CB27	RES2, Y	CB27	RES2, Y
CB28	SR2Z, IML	CB28	RES2, Z	CB28	RES2, Z
CB29	SR3A, IML	CB29	RES3, A	CB29	RES3, A
CB30	SR3B, IML	CB30	RES3, B	CB30	RES3, B
CB31	SR3C, IML	CB31	RES3, C	CB31	RES3, C
CB32	SR3D, IML	CB32	RES3, D	CB32	RES3, D
CB33	SR3E, IML	CB33	RES3, E	CB33	RES3, E
CB34	SR3F, IML	CB34	RES3, F	CB34	RES3, F
CB35	SR3G, IML	CB35	RES3, G	CB35	RES3, G
CB36	SR3H, IML	CB36	RES3, H	CB36	RES3, H
CB37	SR3I, IML	CB37	RES3, I	CB37	RES3, I
CB38	SR3J, IML	CB38	RES3, J	CB38	RES3, J
CB39	SR3K, IML	CB39	RES3, K	CB39	RES3, K
CB40	SR3L, IML	CB40	RES3, L	CB40	RES3, L
CB41	SR3M, IML	CB41	RES3, M	CB41	RES3, M
CB42	SR3N, IML	CB42	RES3, N	CB42	RES3, N
CB43	SR3O, IML	CB43	RES3, O	CB43	RES3, O
CB44	SR3P, IML	CB44	RES3, P	CB44	RES3, P
CB45	SR3Q, IML	CB45	RES3, Q	CB45	RES3, Q
CB46	SR3R, IML	CB46	RES3, R	CB46	RES3, R
CB47	SR3S, IML	CB47	RES3, S	CB47	RES3, S
CB48	SR3T, IML	CB48	RES3, T	CB48	RES3, T
CB49	SR3U, IML	CB49	RES3, U	CB49	RES3, U
CB50	SR3V, IML	CB50	RES3, V	CB50	RES3, V
CB51	SR3W, IML	CB51	RES3, W	CB51	RES3, W
CB52	SR3X, IML	CB52	RES3, X	CB52	RES3, X
CB53	SR3Y, IML	CB53	RES3, Y	CB53	RES3, Y
CB54	SR3Z, IML	CB54	RES3, Z	CB54	RES3, Z
CB55	SR4A, IML	CB55	RES4, A	CB55	RES4, A
CB56	SR4B, IML	CB56	RES4, B	CB56	RES4, B
CB57	SR4C, IML	CB57	RES4, C	CB57	RES4, C
CB58	SR4D, IML	CB58	RES4, D	CB58	RES4, D
CB59	SR4E, IML	CB59	RES4, E	CB59	RES4, E
CB60	SR4F, IML	CB60	RES4, F	CB60	RES4, F
CB61	SR4G, IML	CB61	RES4, G	CB61	RES4, G
CB62	SR4H, IML	CB62	RES4, H	CB62	RES4, H
CB63	SR4I, IML	CB63	RES4, I	CB63	RES4, I
CB64	SR4J, IML	CB64	RES4, J	CB64	RES4, J
CB65	SR4K, IML	CB65	RES4, K	CB65	RES4, K
CB66	SR4L, IML	CB66	RES4, L	CB66	RES4, L
CB67	SR4M, IML	CB67	RES4, M	CB67	RES4, M
CB68	SR4N, IML	CB68	RES4, N	CB68	RES4, N
CB69	SR4O, IML	CB69	RES4, O	CB69	RES4, O
CB70	SR4P, IML	CB70	RES4, P	CB70	RES4, P
CB71	SR4Q, IML	CB71	RES4, Q	CB71	RES4, Q
CB72	SR4R, IML	CB72	RES4, R	CB72	RES4, R
CB73	SR4S, IML	CB73	RES4, S	CB73	RES4, S
CB74	SR4T, IML	CB74	RES4, T	CB74	RES4, T
CB75	SR4U, IML	CB75	RES4, U	CB75	RES4, U
CB76	SR4V, IML	CB76	RES4, V	CB76	RES4, V
CB77	SR4W, IML	CB77	RES4, W	CB77	RES4, W
CB78	SR4X, IML	CB78	RES4, X	CB78	RES4, X
CB79	SR4Y, IML	CB79	RES4, Y	CB79	RES4, Y
CB80	SR4Z, IML	CB80	RES4, Z	CB80	RES4, Z

OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT	OBJ. CODE	SOURCE STATEMENT
CB81	SR5A, IML	CB81	RES5, A	CB81	RES5, A
CB82	SR5B, IML	CB82	RES5, B	CB82	RES5, B
CB83	SR5C, IML	CB83	RES5, C	CB83	RES5, C
CB84	SR5D, IML	CB84	RES5, D	CB84	RES5, D
CB85	SR5E, IML	CB85	RES5, E	CB85	RES5, E
CB86	SR5F, IML	CB86	RES5, F	CB86	RES5, F
CB87	SR5G, IML	CB87	RES5, G	CB87	RES5, G
CB88	SR5H, IML	CB88	RES5, H	CB88	RES5, H
CB89	SR5I, IML	CB89	RES5, I	CB89	RES5, I
CB90	SR5J, IML	CB90	RES5, J	CB90	RES5, J
CB91	SR5K, IML	CB91	RES5, K	CB91	RES5, K
CB92	SR5L, IML	CB92	RES5, L	CB92	RES5, L
CB93	SR5M, IML	CB93	RES5, M	CB93	RES5, M
CB94	SR5N, IML	CB94	RES5, N	CB94	RES5, N
CB95	SR5O, IML	CB95	RES5, O	CB95	RES5, O
CB96	SR5P, IML	CB96	RES5, P	CB96	RES5, P
CB97	SR5Q, IML	CB97	RES5, Q	CB97	RES5, Q
CB98	SR5R, IML	CB98	RES5, R	CB98	RES5, R
CB99	SR5S, IML	CB99	RES5, S	CB99	RES5, S
CB00	SR5T, IML	CB00	RES5, T	CB00	RES5, T
CB01	SR5U, IML	CB01	RES5, U	CB01	RES5, U
CB02	SR5V, IML	CB02	RES5, V	CB02	RES5, V
CB03	SR5W, IML	CB03	RES5, W	CB03	RES5, W
CB04	SR5X, IML	CB04	RES5, X	CB04	RES5, X
CB05	SR5Y, IML	CB05	RES5, Y	CB05	RES5, Y
CB06	SR5Z, IML	CB06	RES5, Z	CB06	RES5, Z
CB07	SR6A, IML	CB07	RES6, A	CB07	RES6, A
CB08	SR6B, IML	CB08	RES6, B	CB08	RES6, B
CB09	SR6C, IML	CB09	RES6, C	CB09	RES6, C
CB10	SR6D, IML	CB10	RES6, D	CB10	RES6, D
CB11	SR6E, IML	CB11	RES6, E	CB11	RES6, E
CB12	SR6F, IML	CB12	RES6, F	CB12	RES6, F
CB13	SR6G, IML	CB13	RES6, G	CB13	RES6, G
CB14	SR6H, IML	CB14	RES6, H	CB14	RES6, H
CB15	SR6I, IML	CB15	RES6, I	CB15	RES6, I
CB16	SR6J, IML	CB16	RES6, J	CB16	RES6, J
CB17	SR6K, IML	CB17	RES6, K	CB17	RES6, K
CB18	SR6L, IML	CB18	RES6, L	CB18	RES6, L
CB19	SR6M, IML	CB19	RES6, M	CB19	RES6, M
CB20	SR6N, IML	CB20	RES6, N	CB20	RES6, N
CB21	SR6O, IML	CB21	RES6, O	CB21	RES6, O
CB22	SR6P, IML	CB22	RES6, P	CB22	RES6, P
CB23	SR6Q, IML	CB23	RES6, Q	CB23	RES6, Q
CB24	SR6R, IML	CB24	RES6, R	CB24	RES6, R
CB25	SR6S, IML	CB25	RES6, S	CB25	RES6, S
CB26	SR6T, IML	CB26	RES6, T	CB26	RES6, T
CB27	SR6U, IML	CB27	RES6, U	CB27	RES6, U
CB28	SR6V, IML	CB28	RES6, V	CB28	RES6, V
CB29	SR6W, IML	CB29	RES6, W	CB29	RES6, W
CB30	SR6X, IML	CB30	RES6, X	CB30	RES6, X
CB31	SR6Y, IML	CB31	RES6, Y	CB31	RES6, Y
CB32	SR6Z, IML	CB32	RES6, Z	CB32	RES6, Z
CB33	SR7A, IML	CB33	RES7, A	CB33	RES7, A
CB34	SR7B, IML	CB34	RES7, B	CB34	RES7, B
CB35	SR7C, IML	CB35	RES7, C	CB35	RES7, C
CB36	SR7D, IML	CB36	RES7, D	CB36	RES7, D
CB37	SR7E, IML	CB37	RES7, E	CB37	RES7, E
CB38	SR7F, IML	CB38	RES7, F	CB38	RES7, F
CB39	SR7G, IML	CB39	RES7, G	CB39	RES7, G
CB40	SR7H, IML	CB40	RES7, H	CB40	RES7, H
CB41	SR7I, IML	CB41	RES7, I	CB41	RES7, I
CB42	SR7J, IML	CB42	RES7, J	CB42	RES7, J
CB43	SR7K, IML	CB43	RES7, K	CB43	RES7, K
CB44	SR7L, IML	CB44	RES7, L	CB44	RES7, L
CB45	SR7M, IML	CB45	RES7, M	CB45	RES7, M
CB46	SR7N, IML	CB46	RES7, N	CB46	RES7, N
CB47	SR7O, IML	CB47	RES7, O	CB47	RES7, O
CB48	SR7P, IML	CB48	RES7, P	CB48	RES7, P
CB49	SR7Q, IML	CB49	RES7, Q	CB49	RES7, Q
CB50	SR7R, IML	CB50	RES7, R	CB50	RES7, R
CB51	SR7S, IML	CB51	RES7, S	CB51	RES7, S
CB52	SR7T, IML	CB52	RES7, T	CB52	RES7, T
CB53	SR7U, IML	CB53	RES7, U	CB53	RES7, U
CB54	SR7V, IML	CB54	RES7, V	CB54	RES7, V
CB55	SR7W, IML	CB55	RES7, W	CB55	RES7, W
CB56	SR7X, IML	CB56	RES7, X	CB56	RES7, X
CB57	SR7Y, IML	CB57	RES7, Y	CB57	RES7, Y
CB58	SR7Z, IML	CB58	RES7, Z	CB58	RES7, Z
CB59	SR8A, IML	CB59	RES8, A	CB59	RES8, A
CB60	SR8B, IML	CB60	RES8, B	CB60	RES8, B
CB61	SR8C, IML	CB61	RES8, C	CB61	RES8, C
CB62	SR8D, IML	CB62	RES8, D	CB62	RES8, D
CB63	SR8E, IML	CB63	RES8, E	CB63	RES8, E
CB64	SR8F, IML	CB64	RES8, F	CB64	RES8, F
CB65	SR8G, IML	CB65	RES8, G	CB65	RES8, G
CB66	SR8H, IML	CB66	RES8, H	CB66	RES8, H
CB67	SR8I, IML	CB67	RES8, I	CB67	RES8, I
CB68	SR8J, IML	CB68	RES8, J	CB68	RES8, J
CB69	SR8K, IML	CB69	RES8, K	CB69	RES8, K
CB70	SR8L, IML	CB70	RES8, L	CB70	RES8, L
CB71	SR8M, IML	CB71	RES8, M	CB71	RES8, M
CB72	SR8N, IML	CB72	RES8, N	CB72	RES8, N
CB73	SR8O, IML	CB73	RES8, O	CB73	RES8, O
CB74	SR8P, IML	CB74	RES8, P	CB74	RES8, P
CB75	SR8Q, IML	CB75	RES8, Q	CB75	RES8, Q
CB76	SR8R, IML	CB76	RES8, R	CB76	RES8, R
CB77	SR8S, IML	CB77	RES8, S	CB77	RES8, S
CB78	SR8T, IML	CB78	RES8, T	CB78	RES8, T
CB79	SR8U, IML	CB79	RES8, U	CB79	RES8, U
CB80	SR8V, IML	CB80	RES8, V	CB80	RES8, V
CB81	SR8W, IML	CB81	RES8, W	CB81	RES8, W
CB82	SR8X, IML	CB82	RES8, X	CB82	RES8, X
CB83	SR8Y, IML	CB83	RES8, Y	CB83	RES8, Y
CB84	SR8Z, IML	CB84	RES8, Z	CB84	RES8, Z
CB85	SR9A, IML	CB85	RES9, A	CB85	RES9, A
CB86	SR9B, IML	CB86	RES9, B	CB86	RES9, B
CB87	SR9C, IML	CB87			

V. Aplikace

V.1. Jednoduché jednodeskové mikropočítače

Na obr. 46 je zapojení velmi jednoduchého mikroprocesorového systému, určeného pro nesložité řídicí úlohy. Mimo vlastní mikroprocesor a nezbytný generátor taktu (zde stabilizovaný křemenným výbrusem) má minimální paměť programu (2758 s kapacitou 1 KB) a dat (2x 4045 s kapacitou 1 KB), dále pak dvě osmibitové vstupně-výstupní brány a nerozsáhlou logiku řídicích signálů /1/. Jako vstupní brána slouží oddělovací zesilovač typu 74 LS 244, jako výstupní osmibitový latch typu 74 LS 273. Tyto brány jsou spojeny přímo s řídicími signály IORD a IOWR bez vazby s nějakou adresou; to proto, že pro každý směr přenosu dat je zde jen jedna brána. Zbývající řídicí signály MEMRD a MEMWR pro výběr a uvolnění paměti jsou získávány za kombinačními obvody 74 LS 32 a 74 LS 00. Posledně jmenovaný (1/2 74LS00) slouží též k automatickému nulování programového čítače CPJ ve spojení s rezistorem R_1 a kondenzátorem C_1 , a to po připojení napájecího napětí +5 V.

Další ukázkou jednodeskového mikroprocesorového systému, vhodného pro celou řadu úloh řídicího charakteru, přináší obr. 47. Je osazen celkem devíti integrovanými obvody na desce tzv. evropského formátu, přičemž na ní zbývá ještě dostatek místa pro eventuální použití uživatele /17/. Takovýto systém - stejně jako předcházející - není ovšem určen pro zkoušení, "ladění" či vývoj programů (i když principiálně při vhodném monitorovacím programu a odpovídajících perifériích by to v daném případě bylo možné), ale jako flexibilní náhrada zapojení "pevné logiky" či pro již zmíněné řízení. Systém tedy sestává z vlastní CPJ (IO5) a k ní příslušného generátoru taktu (IO8) s iniciačním obvodem (IO6), programové paměti IO₁ a paměti dat IO₂; dvou programovatelných paralelních stykových obvodů IO3 a IO4 jakož i nezbytných dekodérů-demultiplexorů IO7.

Jimi je m.j. dáno adresové umístění podpůrných obvodů mikroprocesoru, které je následující:

IO3 - data A - 00H, řízení 02H, data B - 01H, řízení 03H,
IO4 - data A - 10H, řízení 12H, data B - 11H, řízení 13H,
IO2 - RAM - 8000H,
IO1 - EPROM - 0000H.

Z obou paralelních portů má IO3 prioritu; proto - při použití (=osazení) jen jednoho dvoukanálového portu Z80-PIO je nutno tento obvod vložit do patice IO3.

Pro oba druhy pamětí bylo použito typů s kapacitou 2 KB. Zapojení - jakož i vlastní deska - umožňuje eventuelní použití polovodičových pamětí s větší kapacitou, a to 4 KB (typu 2732 a 6132) po přemístění naznačených propojek.

Jsou-li osazeny obě paralelní brány IO3 a IO4, stojí pak uživateli k dispozici celkem 32 vstupně-výstupních vedení. Tato vedení - spolu ještě s některými dalšími řídicími signály - jsou vyvedena dvěma vícepólovými konektory. Jeden z nich je dvacetipólový a slouží pro IO4, druhý z nich má 31 pól a mimo signálů IO3 slouží i pro zemnění desky, přívod napájení a vnější iniciaci (reset). Obr. 48 znázorňuje rozložení součástí včetně obou komentovaných konektorů. Asi jedna třetina volné plochy desky může nést pro uživatele potřebné obvody, jako jsou např. oddělovací optoelektronické členy, analogově-digitální či digitálně-analogové převodníky apod.

Následující ukázka jednodeskového mikroprocesorového systému nejen že poskytuje uživateli ještě více vstupně-výstupních linek (celkem 52 + 6), ale kromě paralelních bran používá též sériové komunikace s okolím, a rovněž umožňuje testování stavu šesti linek, nehledě na oddělení mikroprocesorových sběrnic. Posledně uvedená skutečnost má svůj význam pro eventuelní rozšíření daného systému.

Ze zapojení na obr. 49 zjistíme, že systém nepoužívá paralelních a sériových podpůrných obvodů Z110G, ale - mnohem

rozšířenějších - programovatelných periferních obvodů fy INTEL, a sice dvojici paralelních portů 8255 a dvojici sériových obvodů 8251.

Mikroprocesor Z80 pracuje s hodinovým taktom o kmitočtu 2,4576 MHz; tento nezvyklý takt (stabilizovaný křemenným krystalem v obvodu IO11) však umožňuje jednoduchou výstavbu generátoru přenosové rychlosti připojením standardní děličky IO12 (SN74 LS 393), z jejíž vývodů 1 až 5 lze odebírat následující frekvence: 1 - 153,6 kHz, 2 - 76,5 kHz, 3 - 38,4 kHz, 4 - 19,2 kHz a 5 - 9,6 kHz. Protože přenosová rychlost každého kanálu obou UARTů (IO8 a IO9) je dána použitou frekvencí a programově nastaveným dělicím činitelem - který může být 1, 16 nebo 64 - lze dosáhnout rychlostí v rozmezí od 150 do 9600 b/s, což je zřejmé z níže uvedené tabulky:

nastavení	koeficient	přen. rychlost /bitů.s ⁻¹ /
1	1	nepoužívat
1	16	9600
1	64	2400
2	1	nepoužívat
2	16	4800
2	64	1200
3	1	nepoužívat
3	16	2400
3	64	600
4	1	nepoužívat
4	16	1200
4	64	300
5	1	nepoužívat /9600/
5	16	600
5	64	150

Je obvyklé použití činitele 16 (programově), čímž je možné dosáhnout pěti běžných rychlostí od 600 do 9600 bitů/s. (V případě použití další děličky bylo by možné dosáhnout nižších rychlostí při doporučeném činiteli 16.)

Kapacita programové paměti je 2 Kbyty a je dána typem 2716-I010; kapacita paměti dat je taktéž 2 Kbyty; je realizována čtyřmi kusy standardních obvodů 2114 (s organizací 4x1024 bitů). I02 až I05, I06 a I07 poskytují uživateli celkem 48 TTL kompatibilních vedení, která mohou sloužit jako vstupní či výstupní k řízení relé, převodníků atd., či obousměrně nebo ke styku se sběrnici IEC (handshaking), apod. Při zapojení napájecího napětí jsou tyto obvody iniciovány účinkem kapacitněodporového členu R9C3, generujícím automaticky signál RESET. (Obdobně - iniciací I01 - mikroprocesoru zajišťuje automaticky odporověkapacitní člen C7R8 signálem RESET.) I014 pracuje jako adresový dekodér pro všechny v/v obvody; protože linky A0 a A1 jsou použity pro vnitřní adresování I06 a I07, je dekodér připojen až na adresová vedení A2, A3 a A4. Z možných osmi výstupů je jich využito však jen pět a zbývající tři jsou volné. Adresování stykových obvodů je tedy toto:

adresa	v/v obvod	funkce	pozn.
00H	I06	port A	8255
01H	I06	port B	
02H	I06	port C	
03H	I06	řízení	
04H	I08	data	8251
05H	I08	řízení	
08H	I015	jen čtení	74LS367
10H	I07	port A	8255
11H	I07	port B	
12H	I07	port C	
13H	I07	řízení	
14H	I09	data	8251
15H	I09	řízení	

Obvod I015 dovoluje prověřovat na jeho šesti vstupních vedeních úroveň příslušných signálů, které mohou být buď simulovány sepnutím či rozepnutím spínačů S1 až S6, nebo přiváděny z vnějšího okolí.

IO13 je stejný typ dekodéru, jak IO14 (74LS138); tento slouží však pro výběr jednotlivých bloků paměti ROM či RAM, a to signály Y0, Y1 či Y2. (Zbývající signály Y3 až Y7 je možné použít při eventuálním rozšíření o externí paměť na další desce.) Z uvedeného zapojení vyplývá umístění jednotlivých paměťových bloků:

paměť provozního programu IO10 - EPROM-00H až 7FFH,

paměť dat RAM 1 KB - 1000H až 13FFH, IO4 a IO5,

paměť dat RAM 1 KB - 2000H až 23FFH, IO2 a IO3.

Adresování pamětí je v krocích po dvou Kbytech; vzhledem k umístění prvního bloku RAM od EPROM je možné - pokud by to provozní program svým rozsahem vyžadoval - použít na IO10 i typ s dvojnásobnou kapacitou 4 KB - 2732, pochopitelně po nutné změně na desce pro její adresování, spočívající v oddělení přívodu napětí +5 V k špičce č. 21, a připojení téže k adresové lince A11.

Datová sběrnice D0 až D7, připojená k obvodům IO2 až IO10 a IO15, je chráněná proti přetížení oddělovacími zesilovači IO17 a IO18, zapojenými antiparalelně, kde směr přenosu dat je určen řídícími signály $\overline{RD}$ a $\overline{WR}$. (Vhodnější by bylo použití jednoho obousměrného osmibitového oddělovacího zesilovače 74LS245 na tomto místě, obzvláště je-li jeho cena v zahraničí rovnocenná s jedním typem 74LS244.) Rovněž dolní část adresové sběrnice A0 až A7 je chráněná stejným typem - IO16 - oddělovacího zesilovače.

Přerušovací vstup $\overline{INT}$ může být použit uživatelem dle jeho potřeby, popřípadě - po vložení kondenzátoru C10 do desky a jeho zapájení, a tím i připojení ke generátoru přenosové rychlosti - po každém 256tém taktu. V tom případě musí být programátorem respektován přerušovací způsob (mode "1"), (při němž CPJ po převzetí požadavku provádí skok na adresu 03EH, na níž pak musí začínat přerušovací rutina). Uvedené dovoluje programové použití jako časové základny s periodou 0,1042 ms /3/.

V.2. mc-CP/M mikropočítač

Poslední ukázkou této kapitely je klasický osmibitový mikroprocesorový systém na bázi Z80 s dynamickou pamětí o kapacitě 64 KB, pamětí provozního programu 4 KB a dalšími sériovými a paralelními stykovými obvody; hlavní předností komentovaného systému však je, že byl autorem /13/ vytvořen pro použití s populárním operačním systémem CP/M - samozřejmě v disketové verzi.

CP/M je provozní operační systém pro mikropočítače a mikroprocesorové systémy řady 80XX, tj. opírající se o mikroprocesory rodiny INTEL (8080, 8085, 8086, ...) nebo ZILOG (Z80, Z8, Z8000, Z800). Tento systém má za úkol předložit uživateli standardní programové připojení pro přenos dat mezi obrazovkovým terminálem a pružným diskem (disketou) či pružnými disky - viz dále. (Provozní program komentovaného mikropočítače pracuje se standardním CP/M, jenž se vyznačuje uživatelskou startovací adresou na buňce 100H.)

Mikropočítač CP/M sestává ze tří desek evropského formátu o rozměrech každé 100x160 mm. Jsou to:

1. deska GPJ, paměti RAM 64 KB a EPROM 4 KB včetně oddělovacích zesilovačů a přepínací logiky (bootstrap)
2. deska sériového a paralelního styku
3. deska disketového řadiče s kontrolérem 1797

Propojením desek 1 a 2 již vzniká provozuschopný mikroprocesorový systém, komunikující s vnějším okolím prostřednictvím dvou sériových kanálů podle normy V 24 (RS 232C) a dvou paralelních osmibitových kanálů. Provozní program - monitor - používá pouze oba sériové kanály (jeden pro obrazovkový terminál s klávesnicí, druhý případně pro tiskárnu), takže oba paralelní jsou plně k dispozici uživateli. Vlastní monitor používá na tři desítky povelů /1,13/ a obsahuje i rutiny pro obsluhu pružných disků. Pro řízení disket je však třeba třetí desky, poměrně hustě osazené, s níž teprve vznikne vlastní CP/M systém.

A nyní k vlastní desce procesoru několik slov: jejím jádrem je Z80-CPU, umožňující jak elegantní programování využitím rozsáhlejší množiny instrukcí, tak i převzetí většiny již vytvořených programů pro starší mikroprocesor I 8080A.

Mikroprocesor pracuje s hodinovým taktem 4 MHz, přestože v zapojení desky na obr. 50 je použit krystal o resonanci 8 MHz. Umístěním vhodné propojky za dělič F1 či F2 získáme odpovídající pracovní kmitočet, a to s ohledem na vybavovací dobu použitých velkokapacitních pamětí. Zapojení je navrženo pro rychlou verzi mikroprocesoru, typu Z80B; v tom případě činí takt 6 MHz - jemu či jeho násobku musí pak odpovídat použitý krystal (tzn. 12 nebo 6 MHz). CPJ je propojena s pamětmi vnitřními sběrnicemi, které - pro styk s vnějším okolím včetně návazných desek - jsou opatřeny obousměrnými oddělovacími zesilovači B1, B2 a B3.

Pro paměť dat a uživatelských programů bylo použito v současné době nejmodernějších dynamických pamětí, osmi kusů, typu HM 4864-3, z nichž každé pouzdro má organizaci 65 536 x 1 bit. Nutné osvěžování jejich obsahu obstarává procesor sám. Proto, aby při iniciaci procesoru nebyl ztracen obsah pamětí RAM, musí mít nulovací impuls ($\overline{\text{RESET}}$) definovanou délku. To zajišťuje monostabilní obvod F3, který po nabití kondenzátoru C1 přes odpor R1 při dosažení prahové hodnoty vyšle jeden impuls o trvání daném hodnotami C2 a R2, tedy účinný, avšak dostatečně krátký.

Nulovací impuls je veden nejen na příslušný vstup mikroprocesoru (26), ale též na přepínací logiku, a sice na vstup hradla N2 tvořícího s N1 klopný obvod RS. Tehdy je výstup N2 na úrovni logické "1" a přepínací logika je aktivována. Jeden vstup hradla O9 má tak signál "0", a tak je stav adresy A15 transferován na vstupy hradel O5 a N7. Je-li úroveň adresového vedení A15 rovna log "0", pak - při výskytu signálu $\overline{\text{MREQ}}$ - je na výstupu součtového členu O5 též úroveň log "0", a tak je paměť Sp1 uvolněna (EPROM 2732). Současně je však výstup hradla N7 na log "1", čímž je výstup součtového členu O3 tak-

těž na log "1". Z toho plyne, že paměť Sp2 - RAM je naopak nepřipojena. Změní-li se úroveň adresového vedení A15 na log "1", je "odpojena" EPROM a uvolněna paměť RAM.

Proč vlastně tato manipulace? Na začátku, tj. po iniciaci tlačítkem reset či po spuštění počítače nachází se v oblasti 0000H až 0FFFFH provozní program-monitor včetně přepínacích rutin, přičemž paměť RAM má volných pouze horních 32 KB, tj. od adresy 7FFFFH do FFFFFH. Potom se provádí přesun celého monitoru (pomocí makroinstrukce pro přesun bloku) do nejvyšší části rozsahu RAM, načež následuje skok do monitoru - nacházejícího se nyní již však na "vrcholu" celkové kapacity RAM, tzn. nyní již od adresy EFE3H. Dolních 32 KB paměti (od 000H do 7FFFFH) je uvolněno při "odpojení" EPROM, takže nyní má uživatel k dispozici souvislých 60 KB paměti RAM od adresy 0000H. Výměna spodních 32 KB však je alokována pouze požadavkem v/v čtení v rozsahu 4000H až 7FFFFH, což monitor programově automaticky sám zajišťuje. Hardwareově je zajištěno odpojení přepínací (zavlékací) logiky propojením invertoru N3 na hradlo N4, jakož i součtových členů O1 a O2 na klopný obvod RS. (Výstup O2 má signál s úrovní log "0", je-li požadován uvedený adresový rozsah, tzn. při úrovni A14 rovné log "1".) Stavem klopného obvodu RS je pak přepínací logika deaktivována.

Datová sběrnice je připojena trvale přes oddělovací zesilovače B4 na v s t u p y paměti Sp2, avšak její výstupy jsou připojovány přes B5 jen tehdy, vznikl-li požadavek čtení. Adresová sběrnice paměti Sp2 je multiplexována, a to pomocí multiplexorů S1 a S2, jimiž je jednou připojena dolní osmibitová polovina adresové sběrnice, jednou horní osmibitová polovina.

Na obr. 51 je zakresleno časování, týkající se popisovaného multiplexování. Multiplexory S1 a S2 při výběrovém signálu sel = log "1" připojují na vstupy paměti Sp2 adresová vedení A0 až A7. S příchodem signálu MREQ, vedeným na vstup RAS (4) je připravován výdej dat z adresované řady a osvěžení.

($\overline{RAS}$ přebírá dolní adresu.) Signál $\overline{MREQ}$ prochází též zpoždovacími členy D1 až D4; jeho posunutá (zpožděná) hrana představuje již přechod výběrového signálu sel do úrovně log "0". Tím jsou multiplexory přepnuty pro průchod adresových signálů A8 až A15. Členy D5 a D6 je však signál $\overline{MREQ}$ ještě více zpožděn, a v této podobě přichází na vstup součtového členu O3. Pakliže je O3 průchozí, objeví se zpožděný signál na vstupu CAS (15) paměti Sp2, kde způsobí vydání dat nyní již kompletně adresovaných. Zpožděný signál prochází též součtovým členem O4 (spolu se signálem $\overline{RD}$), čímž uvolní budič B5 pro čtení z Sp2. Se stoupající hranou (tj. výstupní) signálu $\overline{RAS}$ je současně ukončeno i osvěžení.

Sběrníková logika, sestávající z členů a hradel J7, O6, O7, N5, O8 a N6, přebírá řízení směru propustnosti oddělovacích zesilovačů - budičů sběrnic B1, B2 a B3. To je potřebné pro rozlišení vnějších a vnitřních sběrnic; uvedené přichází v úvahu např. při provozu DMA = přímém přístupu do paměti (indikovaným signálem $\overline{BUSA\overline{K}}$), kdy adresové budiče musí pracovat zvnějšku dovnitř - tedy obráceně, než je obvyklé.

To je prakticky vše, co bylo třeba říci k desce CPJ. Z technického hlediska - pro případné aplikanty - zbývá pouze upozornit, že citované dynamické paměti - v šestnáctivývodových pouzdrech DIL - mají napájení +5 V na vývodu č. 8 a zemnění na vývodu č. 16 - tedy právě o b r á c e n ě, než je zvykem u obvodů TTL.

Obraťme nyní svou pozornost k druhé desce - desce rozhraní, jejíž kompletní schéma je na obr. 52.

Zapojení této desky je celkem jednoduché: sestává z jednoho programovatelného obvodu Z80-SIO pro sériový styk, jednoho programovatelného obvodu Z80-PIO pro paralelní styk, dvojitého generátoru přenosové rychlosti BD11a BD2 (2x4702BPC fy Fairchild), oddělovacího zesilovače datové sběrnice B1 (74LS85), dvojice stykových obvodů RS 232C (2x 1489 + 1488) - B2 a B3, a konečně jednoho čtyřnásobného dvouvstupového hradla NAND (74LS00) pro pomocné funkce - I1, I2 a N2.

Styková deska, byť i jen částečně osazená - sériovým obvodem SIO s příslušenstvím - zajišťuje již funkční provozuschopnost mikropočítače CP/M.

SIO a PIO jsou připojeny k vnější datové sběrnici přes oddělovač B1, jehož uvolňování je řízeno logikou sestávající z I1, N1, D1, V1 a I2. Pokud se použije na desce CPJ mikroprocesoru verze A (4 MHz), pak jak SIO, tak i PIO musí této rychlostní verzi odpovídat, což se týká stejně i verze B (6 MHz). Oba obvody vyžadují celkem osm adres, jež se pro A4 až A7 dají nastavit na desce propojkami J4 až J7; pokud se použije originální monitor, pak propojky odpadají a adresy pro stykové obvody jsou následující:

- OFOH - data SIO, kanál A
- OFLH - status SIO, kanál A
- OF2H - data SIO, kanál B
- OF3H - status SIO, kanál B
- OF4H - data PIO, kanál A
- OF5H - komando PIO, kanál A
- OF6H - data PIO, kanál B
- OF7H - komando PIO, kanál B

Hradlem N1 přes invertor I1 je oddělovač B1 jen tehdy uvolněn, je-li - ze strany mikroprocesoru - osloven výše uvedený adresový rozsah. Směr přenosu dat oddělovacím zesilovačem B1 je dán pak úrovní řídicího signálu $\overline{RD}$. Výstup na standardní sběrnici V24 (RS 232C) je zajištěn výkonovými zesilovači - převodníky úrovně B2 a B3. Přenosovou rychlost v Bd je možno pro každý kanál SIO nastavit odděleně - proto jsou v zapojení použity dva generátory BD1 a BD2, jež však jsou buzeny společným taktem, odvozeným ze stabilizovaného kmitočtu 2,4576 MHz.

Monitor

Má-li kterýkoli mikropočítač či mikroprocesorový systém být provozuschopný, musí být vybaven provozním programem - uloženým v pevné paměti ROM - neboli tzv. monitorem. Tento provozní program pak umožňuje nejen komunikaci mezi obsluho-

(dálnopis) všechny funkce, tj. řídící konsoly, čtecího a vydávacího zařízení jakož i tiskárny protokolu. Jinými slovy řečeno, povelem A je ovlivněn obsah IOBYT, což je jméno paměťové buňky signalizující mikroprocesorovému systému, který v/v kanál má být obsloužen.

Další povel

B

Stisknutím písmene B z klávesnice udělujeme počítači povel, jímž je celá vstupní klávesnice blokována s výjimkou CTRL N; jimi je opět uvolněna.

C (počáteční adresa), (konečná adresa)

Povelem C prikazujeme srovnání obsahu paměti daného adresového rozsahu se čtenou oblastí přes stykový v/v obvod.

D (počáteční adresa), (konečná adresa)

Povelem D prikazujeme vydání obsahu paměti daného adresového rozsahu, a to v šestnáctkovém kódu. Vydávání může být zastaveno stisknutím kláves CTRL C.

E /(konečná adresa)/

Tímto povelom se generuje EOF (end of file) znaménko pro šestnáctkový formát INTEL (přes kanál děrovačky); případně zadaná adresa je při zavlékací rutině interpretována jako adresa počátku.

F (počáteční adresa), (konečná adresa), (konstanta)

Povelem F se způsobí zaplnění paměti daného adresového rozsahu zvolenou konstantou.

G (počáteční adresa), /(break 1)/, /(break 2)/

Povel pro odstartování programu (po CR) od zadané počáteční adresy, popřípadě od prvního či druhého testovacího bodu (break); tyto body však mohou být zaměřeny jen na první byty instrukcí.

H (hodnota 1), (hodnota 2)

Povelem se vytvoří (po CR) součet a rozdíl obou hodnot v šestnáctkové aritmetice.

J (počáteční adresa), (konečná adresa)

Povelen J se vyvolá rychlý test daného paměťového bloku. Test nepůsobí rušivě na případný obsah.

L (počáteční adresa)

Binární vkládání ze čtecího kanálu, a sice od udané adresy. Každých osm bitů tvoří jednotku; povel je protikladem povelu U.

M (počáteční adresa), (konečná adresa), (cílová adresa)

Transportní povel pro přenos daného paměťového bloku na místo počínající cílovou adresou; tato musí být vždy vně paměťového bloku, jinak došlo by k narušení obsahu.

N

Povel pro generování 72 znaků "0" přes kanál děrovače, popřípadě k synchronizaci záznamu na kasetový magnetofon.

P (počáteční adresa)

Vkládání znaků ASCII do paměti od udané počáteční adresy.

Při případném omylu může být klávesou "-" zrušen poslední zadáný znak; klávesami CTRL D je vkládání ukončeno a monitorem je vydána poslední adresa.

QI /adresa brány)

QO (adresa brány), (hodnota)

Povelen Q ve spojení se znakem I (input) nebo O (output) lze přečíst z adresované brány vstupní hodnotu, nebo adresovanou bránu naplnit danou hodnotou.

R /(bias)/, /(reladr)/

Povelen R je možné přečíst šestnáctkový soubor dat ve formátu INTEL přes čtecí kanál. V případě zadání hodnoty "bias" ukládá se soubor na adresu obsaženou v souboru, avšak zvětšenou o hodnotu "bias". V případě zadání relativní adresy je soubor uložen v paměti počínaje touto adresou, pokud se jedná o soubor uložený v TDL relokačním formátu (obsahujícím informace o skokových adresách a adresových vztazích tak, že je možné p r o v o z u s c h o p n é uložení daného programu na libovolném místě /1/).

S (adresa)

Povelem S (po SP = mezerníku) je vydán obsah paměťové buňky dané adresy. Znakem "-" (backstep) je vydán obsah předcházející buňky, uložením šestnáctkového výrazu (po SP) je původní obsah přepsán. Klávesnicí CR (carriage return = návrat vozíku) je povel ukončen.

T (počáteční adresa), (konečná adresa)

Vydání paměťového bloku při znázornění ve znacích ASCII (tedy např. místo 41H písmeno A, místo 31H číslice 1 atd.). Pokud není možné přiřadit dvojici nibblů (tetrad) odpovídající znak ASCII, je vydána tečka.

U (počáteční adresa), (konečná adresa)

Vydání binárního bloku adresované paměti přes kanál děrovače; povel L lze blok opět načíst.

V (počáteční adresa), (konečná adresa), (cílová adresa)

Adresovaný blok paměti je byt po bytu srovnáván s obsahem bloku začínajícím na cílové adrese. Případné rozdíly jsou vydány konsolou (terminálem).

W (počáteční adresa), (konečná adresa)

Vydání adresovaného bloku paměti v šestnáctkovém formátu INTEL (tzv. dvoutečkovém) přes kanál děrovače. Blok lze načíst povel R.

X /(jméno registru), (nový obsah)/

Povelem X (po CR) jsou vydány obsahy registrů A, B, C, D, E, F, H, L, M, P, S, I. Povelem X' jsou vydány obsahy registrů A', B', C', D', E', F', H', L', M', X, Y, R. Povelem XC může být např. modifikován nový obsah tohoto registru.

Y (hodnota 1), /(hodnota 2)/, /.../

Povelem Y je spuštěno (po CR) hledání sledu znaků o délce max 255 bytů daného vzoru hodnot; např.: Y20, 30, 40 vyhledává v celém rozsahu paměti vzor šestnáctkových hodnot 20, 30, 40; ukončení klávesami CTRL C.

Z

Označuje šestnáctkově adresu nejvýše uloženého místa souvislého paměťového bloku; (pro mikropočítač mc-CP/M to tedy je EFFFH).

I

Povel pro zavedení pružného disku (tzv. floppy boot start). Po něm se hlásí monitor (např. u verze 3.1, blíže popsané v /44/ dotazem, zda v konfiguraci je použit standardní - osmipalcový - pružný disk či tzv. minifloppy o průměru 5al/4 palce); dále přebírá aktivitu BIOS (basic input-output systém) jakožto podstatná programová část operačního systému CP/M - viz /9/. Zmíněný BIOS - ať již ve verzi V1.0 dle /13c/ nebo upravené V3.1 dle /44/ - spolupracuje s monitorem, jehož některých rutin výhodně využívá.

Vlastní monitor mikropočítače mc-CP/M, jehož výpis dále přinášíme, vznikl na podkladě dvoukilobytového monitoru fy Technical Design Labs /1/. Liší se od něj povelům I, za nímž se ovšem skrývají potřebné rutiny komunikace s disketami, což se mj. projevilo na bytovém rozsahu, který činí 3,5 KB. V uveřejněné verzi pracuje se standardním osmipalcovým pružným diskem jednoduché nebo dvojité hustoty. Podstatné na monitoru ovšem je, že se sám zapisuje do horních čtyř KB systémové paměti (tzn. do paměťového bloku od adresy F000H až do FFFFH) a odtud skokem startuje, přičemž EPROM - z níž byl generován - odpojí. Současně se monitor hlásí přes kanál SIO ležící na adrese 00F0H. Touto technikou je umožněno poskytnutí uživateli souvislé oblasti paměti RAM od 0000H do EFFFH, kde právě počáteční část (od 0000H) - obvykle obsazená monitorem - je tak vyhrazena k dispozici pro uložení parametrů operačního systému CP/M (od 0000H do 00FFFH). Na následujícím vyobrazení je znázorněno rozdělení operační paměti pro systém CP/M - obr. 53.

Provozní program - monitor /4 KB/

[illegible]

pokračování 1

```

0400 F3F0 33 14 78 06 00 28 F3 47 4F 67 6A 20 39 E5 C5 C5 ++ 86F1
0410 F400 CD 00 F5 C1 E1 D0 E1 50 D0 7E 00 E0 B1 E2 2B F4 ++ 8833
0420 F410 00 E5 E5 10 28 88 D0 7E FF 8E 20 E8 23 00 2B 18 ++ 8858
0430 F420 F2 E1 E5 2B C5 C0 2E F6 C1 10 D4 33 10 20 FC C9 ++ 8978
0440 F430 CD 88 F5 C0 77 F5 01 3A 00 C0 7E F5 D5 E5 04 C0 ++ 89B9
0450 F440 18 F6 38 24 3E 18 90 20 F5 E1 C0 50 F4 01 18 E3 ++ 8823
0460 F450 37 78 C0 97 F6 C0 92 F6 AF C0 97 F6 7E C0 97 F6 ++ 885F
0470 F460 23 10 F9 AF 92 C3 97 F6 E1 D1 AF 18 E3 C0 A4 F7 ++ 8A81
0480 F470 21 39 F8 FE 00 28 5A FE 27 20 0A 21 52 F8 C0 A4 ++ 870A
0490 F480 F7 FE 00 20 4C 8E 28 09 CB 7E C2 21 F5 23 23 18 ++ 86E4
04A0 F490 F4 C0 40 F5 23 7E 47 E6 3F E6 6F 26 00 39 E8 23 ++ 8704
04B0 F4A0 1A C0 33 F6 CB 78 28 05 18 1A C0 33 F6 C0 AF F6 ++ 881C
04C0 F4B0 08 28 19 E5 C5 C0 0A F6 E1 F1 C5 F5 70 12 C1 CB ++ 8A37
04D0 F4C0 78 28 03 13 7C 12 C1 E1 78 FE 00 C8 C8 7E C0 18 ++ 8752
04E0 F4D0 C3 C0 80 F5 C0 4A F5 7E 23 87 F8 4F C0 4C F5 0E ++ 8A09
04FD F4E0 3D C0 4C F5 7E 47 E6 3F 23 E8 6F 26 00 39 E8 CB ++ 87C7
0500 F4F0 78 20 0F 1A C0 33 F6 CB 78 28 09 18 1A C0 33 F6 ++ 871E
0510 F500 18 D2 E5 1A 67 18 1A 6F 7E E1 18 F1 21 31 F8 4E ++ 86EC
0520 F510 23 C0 4C F5 10 F9 C0 C5 F5 87 C8 C0 9E F7 FE 03 ++ 8A93
0530 F520 C0 C0 50 F6 11 EA FF 13 F9 0E 07 C0 4C F5 9E 2A ++ 8847
0540 F530 C0 4C F5 C3 C8 F0 C0 D5 F6 39 E6 0A C9 C0 30 F6 ++ 88E2
0550 F540 01 23 00 09 C0 80 F5 C0 2E F6 0E 20 3A 70 F8 E6 ++ 8760
0560 F550 03 20 0A 08 F1 E6 04 28 FA 79 D3 F0 C9 C3 71 F8 ++ 8936
0570 F560 3A 70 F8 E6 C8 CA 53 F5 FE 80 C2 77 F8 08 F3 E6 ++ 88CA
0580 F570 04 28 FA 79 D3 F2 C9 0E 00 C0 7E F5 0E 0A 3A 70 ++ 8757
0590 F580 F9 E6 30 CA 4C F5 E1 C2 74 F8 08 F3 E6 04 28 ++ 8A35
05A0 F590 FA 79 D3 F2 C9 C0 8F F5 C0 47 F6 C0 42 F6 4E C0 ++ 88A3
05B0 F5A0 7E F5 C0 18 F6 30 F7 C0 42 F6 C0 47 F6 C9 E6 0F ++ 8842
05C0 F5B0 C6 90 27 CE 40 27 4F C9 C0 E5 F5 01 E1 E5 86 05 ++ 8913
05D0 F5C0 C0 0C F5 E1 C9 3A 70 F8 E6 03 20 09 08 F1 E6 01 ++ 88EC
05E0 F5D0 C8 3E FF 87 C9 C3 7A F8 0C C0 E5 F5 C0 80 F5 C1 ++ 89C0
05FD F5E0 01 E1 C9 0E 01 21 00 00 C0 A4 F7 47 C0 82 F6 38 ++ 87D7
0600 F5F0 09 29 29 29 85 6F 18 EF E3 E5 78 C0 86 F6 30 ++ 87C8
0610 F600 82 00 C3 C2 21 F5 90 20 0C C9 0E 01 21 00 00 C3 ++ 8574
0620 F610 E8 F5 C0 18 F6 00 01 C9 23 7C 85 37 C8 78 93 7A ++ 8866
0630 F620 9C C9 C0 88 F5 E3 19 C0 47 F5 E1 87 E0 52 7C C0 ++ 88F4
0640 F630 33 F6 70 F5 9F 0F 0F 0F C0 3C F6 F1 C0 AE F5 C3 ++ 88F4
0650 F640 4C F5 01 FF 08 18 03 01 00 48 C0 7E F5 10 F8 C9 ++ 86C1
0660 F650 E5 C0 50 F6 70 06 3C 30 01 25 44 E1 C9 C5 21 FF ++ 888D
0670 F660 FF 24 7E 2F 77 8E 2F 77 20 F7 24 7C FE F0 28 08 ++ 8789
0680 F670 7E 2F 77 8E 2F 77 28 F2 25 01 00 FF 09 C1 C9 C0 ++ 8884
0690 F680 E8 F6 06 30 08 FE 17 3F 08 FE 0A 3F 08 06 87 FE ++ 89D0
06A0 F690 0A C9 C0 97 F6 70 F5 8F 0F 8F 8F C0 AE F5 C0 ++ 8894
06B0 F6A0 7E F5 F1 F5 C0 AE F5 C0 7E F5 F1 82 57 C9 8E 20 ++ 88D7
06C0 F6B0 C0 4C F5 C0 A4 F7 FE 20 C8 FE 2C C8 FE 00 37 C8 ++ 8A58
06D0 F6C0 3F C9 3A 70 F8 E6 03 20 09 08 F1 E6 01 28 FA 08 ++ 8879
06E0 F6D0 F0 C9 C3 68 F8 3A 70 F8 E6 0C CA C2 F6 FE 84 C2 ++ 8AC6
06FD F6E0 6E F8 08 F3 E6 01 28 FA 08 F2 C9 C0 36 F5 E6 7F ++ 8830
0700 F6F0 C9 C0 E3 F5 E1 C0 80 F5 15 FF 06 84 C0 36 F5 20 ++ 8A05
0710 F700 F9 18 F9 C0 36 F5 28 F8 77 3E 07 23 C0 36 F5 28 ++ 881C
0720 F710 03 77 18 F7 1E 01 C0 36 F5 20 09 1C 3E 07 88 20 ++ 8585
0730 F720 F5 C3 2E F6 72 23 10 20 F8 77 18 DF E5 05 C5 F5 ++ 8988
0740 F730 C0 50 F6 E8 21 0A 08 39 86 04 E8 28 72 28 73 01 ++ 8670
0750 F740 10 F9 C1 08 F9 21 25 00 39 7E 91 23 20 04 7E 90 ++ 8581
0760 F750 28 8C 23 23 7E 91 20 05 23 7E 90 28 01 83 21 20 ++ 834C
0770 F760 00 39 73 28 72 23 23 71 23 70 C5 8E 40 C0 4C F5 ++ 85AC
0780 F770 E1 C0 2E F6 21 25 00 39 01 00 82 3E 71 23 56 71 ++ 8500
0790 F780 23 78 02 28 02 7E 12 23 18 F1 00 09 E5 05 C5 F5 ++ 8783
07A0 F790 00 E5 F0 E5 E0 57 47 E0 5F 4F C5 C3 C8 F0 C2 ++ 8899
07B0 F7A0 F6 E6 7F C9 C0 9E F7 C8 3C F8 30 FE 00 C8 FE 4E ++ 8A0E
07C0 F7B0 C8 FE 6E 28 80 C5 4F C0 4C F5 79 C1 FE 40 08 FE ++ 89D9
07D0 F7C0 78 08 E6 5F C9 C0 A4 F7 FE 4F 28 1C FE 49 C2 21 ++ 897C
07E0 F7D0 F5 C0 E3 F5 C1 E0 58 06 88 C0 4A F5 C8 23 3E 18 ++ 88FE
07FD F7E0 8F 4F C0 4C F5 18 F5 C9 C0 E5 F5 01 C1 E0 59 C9 ++ 8882

```

pokračování 2

```

0880 F7F0 C0 D8 F5 0A 8E 28 05 C5 C0 19 F2 C1 03 C0 12 F6 ++ 08C5
0810 F800 18 F1 43 54 56 42 55 52 54 50 43 55 50 54 50 43 ++ 0852
0820 F810 55 4C 54 56 4C 55 C1 79 E0 4F 78 ED 47 F0 E1 00 ++ 08C9
0830 F820 F1 C1 D1 E1 08 09 D1 C1 F1 E1 F9 00 21 00 00 ++ 09A4
0840 F830 C3 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ++ 0207
0850 F840 11 45 10 46 14 48 31 4C 30 40 F1 50 04 53 97 49 ++ 052A
0860 F850 03 C1 41 09 42 08 43 0A 44 00 45 0C 46 08 48 0F ++ 02EF
0870 F860 4C 0E 40 CF 58 07 59 05 52 02 C1 C3 C9 F6 C3 C9 ++ 0856
0880 F870 F6 C3 53 F5 C3 53 F5 C3 53 F5 C3 CC F5 00 30 70 ++ 0855
0890 F880 32 14 30 CD 6A 1A 21 08 40 FB C0 0C F9 F3 C9 08 ++ 0874
08A0 F890 44 E6 20 CD 6A 1A 21 08 40 FB C0 0C F9 F3 C9 08 ++ 085E
08B0 F8A0 5F 0E 43 06 80 CD 0F F8 C6 88 03 40 78 03 42 ++ 0858
08C0 F8B0 44 E6 80 CA AF F8 ED A2 C2 AF F8 18 FE 7B 03 42 ++ 08B9
08D0 F8C0 79 E6 0F 5F 9E 43 06 80 CD 0F F8 C6 88 03 40 78 ++ 07F4
08E0 F8D0 08 44 E6 80 CA 08 F8 ED A3 C2 00 F8 18 FE C5 01 ++ 0860
08F0 F8E0 F4 01 08 70 B1 C2 E2 F8 C1 C9 C0 DE F8 79 E6 0F ++ 0865
0900 F8F0 03 44 78 03 42 7A 03 43 3E 1C 03 40 18 FE CD 0E ++ 07R4
0910 F900 F8 79 E6 0F 03 44 78 03 42 7A 03 43 3E 1C 03 40 18 FE CD 0E ++ 083F
0920 F910 28 0E FE 02 28 0A FE 03 20 04 3E 04 18 02 3E 08 ++ 08F1
0930 F920 4F AF 32 32 32 32 32 32 32 32 32 32 32 32 32 ++ 0861
0940 F930 C0 AF C9 C5 79 CD F0 F9 4F 3A 33 33 33 33 33 33 ++ 0871
0950 F940 C1 CA 80 F9 E5 C5 21 34 FA 3A 33 33 33 33 33 33 ++ 0878
0960 F950 06 00 09 08 41 77 C1 E1 E5 C5 21 34 FA 3A 33 33 33 ++ 0880
0970 F960 F9 4F 06 00 09 7E 03 41 C1 E1 E5 C5 21 34 FA 3A 33 33 ++ 088F
0980 F970 79 E6 0F 03 44 01 65 00 08 78 B1 FA 38 F8 08 41 8A ++ 0804
0990 F980 CD 11 FA 38 08 CD 07 FA CD 11 FA 38 F8 08 41 8A ++ 0805
09A0 F990 C0 0F 09 08 41 77 C1 E1 E5 C5 21 34 FA 3A 33 33 33 ++ 09F0
09B0 F9A0 FE 04 20 0F 3E FF 87 37 C9 78 FE 02 CA 3C 32 32 ++ 08A8
09C0 F9B0 05 C5 CD 9A F8 C1 D1 E1 E6 9C C8 3A 32 32 32 ++ 0815
09D0 F9C0 32 FA FE 04 20 CA 3E FF 87 37 C9 78 FE 02 CA 3C 32 32 ++ 0817
09E0 F9D0 F8 C1 D1 E1 E6 FC C8 3A 32 32 32 32 32 32 32 ++ 06D2
09F0 F9E0 C2 00 F9 3E FF 87 37 C9 78 FE 02 CA 3C 32 32 32 ++ 09D2
0A00 F9F0 FE 08 20 02 3E 02 C9 E5 D5 C5 CD 0A F8 C1 D1 E1 ++ 074E
0A10 FA00 E6 01 28 00 C1 AF C9 78 E6 02 28 03 C1 AF C9 37 ++ 029F
0A20 FA10 C1 C9 00 01 00 00 00 00 00 00 00 00 00 00 00 ++ 0693
0A30 FA20 51 3E FF 32 07 FC C9 3E 03 03 51 3E 02 03 51 3E ++ 07C9
0A40 FA30 03 03 51 08 51 E6 04 28 FA C9 3E 03 03 51 3E ++ 081E
0A50 FA40 03 51 3E 03 03 51 08 51 E6 04 28 FA C9 3E 03 03 ++ 0804
0A60 FA50 51 08 51 E6 02 28 FA 08 51 E6 02 C0 CD 47 FA 18 ++ 0983
0A70 FA60 CD 47 FA F1 C9 3E 03 03 51 3E 01 D3 50 CD 5A FA ++ 0719
0A80 FA70 F4 37 3E 01 C9 3E 01 D3 51 3E 01 D3 50 CD 5A FA ++ 0818
0A90 FA80 3E 00 D3 50 CD 5A FA 7B D3 50 CD 5A FA 7A D3 50 ++ 0819
0AA0 FA90 C9 3E 03 32 0F FE C0 85 FA 3E 02 D3 50 CD 5A FA ++ 080E
0AB0 FAA0 3E 00 D3 50 CD 5A FA 7B D3 50 CD 5A FA 7A D3 50 ++ 0992
0AC0 FAB0 CD 5A FA CD 60 FA E6 00 C2 ED FA 01 00 02 08 50 ++ 0935
0AD0 FAC0 77 23 CD 47 FA 08 78 B1 C2 DE FA AF C9 3A 0F FE ++ 07DF
0AE0 FAE0 30 32 0F FE C2 86 FA C3 91 FA 22 10 FE 3E 03 32 ++ 0758
0AF0 FAF0 0F FE 2A 10 FE CD 05 FA 3E 01 D3 51 3E 03 03 50 ++ 0962
0B00 FBA0 CD 5A FA CD 5A FA 01 00 02 7E 23 D3 50 CD 5A FA ++ 0706
0B10 FBB0 7A D3 50 CD 5A FA 01 00 02 7E 23 D3 50 CD 5A FA ++ 0908
0B20 FBC0 08 78 B1 C2 29 FB CD 60 FA E6 00 C8 3A 0F FE 30 ++ 08EF
0B30 FBD0 32 0F FE C2 02 FB C3 91 FA E5 D5 C5 1A E6 03 21 ++ 0509
0B40 FBE0 0A FC 01 00 00 87 28 04 09 30 28 FC 22 0A FE 13 ++ 04C1
0B50 FBF0 13 1A 0F 0F E6 C0 47 1B 1A 0F 0F E6 3F B1 4F ED 43 0C ++ 05C7
0B60 F800 0F 0F E6 C0 4F 18 1A 0F 0F E6 C0 49 FB 3A 07 FC FE ++ 083C
0B70 F810 FE C1 D1 E1 C9 78 32 0E FC ED 58 0C FE AF ED 32 70 ++ 08DF
0B80 F820 FF 20 13 05 E5 2A 08 FC ED 58 0C FE 01 C2 C3 FB E5 D5 ++ 087A
0B90 F830 04 E1 D1 CA DC FB 3A 07 FC FE 01 C2 C3 FB E5 D5 ++ 08AC
0BA0 F840 32 07 FC E5 D5 ED 58 0C FE ED 53 08 FC 21 0A FC ++ 08B7
0BB0 F850 C0 B1 FA D1 E1 DA 91 FA AF 32 07 FC 3A 0E FE FE ++ 0836
0BC0 F860 01 CA EB FB FE 02 CA F7 FB AF C9 ED 58 0A FE 01 ++ 0844
0BD0 F870 80 08 EB ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0BE0 F880 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 087A
0BF0 F890 F5 87 FA 2E 32 2A F0 3F 7E B7 CA 1D 32 F1 C5 47 ++ 087A
0C00 F8A0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C10 F8B0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C20 F8C0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C30 F8D0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C40 F8E0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C50 F8F0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C60 F900 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C70 F910 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C80 F920 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0C90 F930 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0CA0 F940 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0CB0 F950 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0CC0 F960 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0CD0 F970 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0CE0 F980 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0CF0 F990 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D00 F9A0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D10 F9B0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D20 F9C0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D30 F9D0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D40 F9E0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D50 F9F0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D60 F800 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D70 F810 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D80 F820 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0D90 F830 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0DA0 F840 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0DB0 F850 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0DC0 F860 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0DD0 F870 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0DE0 F880 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0DF0 F890 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E00 F8A0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E10 F8B0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E20 F8C0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E30 F8D0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E40 F8E0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E50 F8F0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E60 F900 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E70 F910 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E80 F920 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0E90 F930 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0EA0 F940 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0EB0 F950 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0EC0 F960 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0ED0 F970 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0EE0 F980 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0EF0 F990 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F00 F9A0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F10 F9B0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F20 F9C0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F30 F9D0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F40 F9E0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F50 F9F0 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F60 F800 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F70 F810 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F80 F820 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0F90 F830 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0FA0 F840 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0FB0 F850 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0FC0 F860 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0FD0 F870 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0FE0 F880 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809
0FF0 F890 01 80 00 ED 00 AF C9 3E 01 32 07 FC ED 58 0A FE ++ 0809

```


V.4. Provozní systém CP/M

Po vzniku mikroprocesorů, v okamžiku kdy již byly na trhu provozuschopné mikropočítače, byl ten či onen vybaven provozním systémem (rozsáhlým provozním programem), umožňujícím jeho více či méně komfortní provoz a ovládání. Sestava a obsah provozního systému byl většinou tajemstvím výrobce; proto bylo na snadě, že jednotlivé systémy různých výrobců (ale i různých mikropočítačů stejného výrobce) se mezi sebou lišily. Struktura systému či jeho jednotlivé funkce též nebyly běžně známé. Přizpůsobení či převedení na jiný počítač, či stejný počítač, ale s jinými perifériemi, nebylo možné (bohužel, obdobné nesooudé systémy ještě i dnes existují). Avšak s příchodem systému CP/M (Control Program for Mikroprozessors), jehož "otcem" je Gary A. Kindall, byl tento nešvar pro mikropočítače opírající se o mikroprocesory rodiny 8080/8085/Z80 konečně odstraněn. První verze systému vznikla v roce 1974, její komerční nasazení však následovalo o rok později. V roce 1976 vzniká doplněná verze 1.3, nyní se používá vylepšená verze 2.2 nebo tzv. CP/M+ = verze 3.0.

Mnoho výrobců - po vzniku CP/M a seznámením se s jeho klady - pak následně vyvíjelo a vyrábělo počítače orientované na zmíněný provozní systém, čímž se současně dosáhlo i jeho rozšíření. Ovšem potvrzení úspěšnosti a životaschopnosti systému se dostalo až v roce 1982, kdy i velcí výrobci počítačů (ZENIT, IBM) přicházejí na trh s osobními mikropočítači (cenné třídy od 3000,- š) funkčně schopnými pracovat s CP/M.

A protože rychlé osobní počítače jsou osazovány šestnáctibitovými mikroprocesory - mezi nimiž převládá typ 8086 (80186 či 80286) - byla vyvinuta pro tento mikroprocesor příslušná verze provozního systému, jež se nazývá CP/M-86. Proti verzi CP/M osmibitových mikroprocesorů ovšem není tak rozšířená, nicméně pro ni existuje celá řada programů.

Mikropočítač - obecně pojatý - sestává ze dvou principiálních částí: z technického vybavení (hardware) a programového

vybavení (software). Programové vybavení přitom plní úlohu dostupnosti problémového řešení s danou technikou. U malých mikropočítačů sestává programové vybavení - jak jsme již v předcházejícím vzpomínali - často jen z jediného jednoduchého monitorovacího (provozního) programu, jímž mohou být zadávány šestnáctkové instrukce uživatelských programů, prohlíženy a měněny obsahy registrů a pamětí, a startovány uživatelské programy, popřípadě i ukládány na vnější paměťové médium - zpravidla tvořené kasetovým magnetofonem - a rovněž i z něho čteny. Ukládání dat je obvykle realizováno šestnáctkovou klávesnicí, výstup pak na vícemístném sedmissegmentovém displeji LED. S takovýmto zařízením lze provádět vývoj programů minimálního rozsahu pro školní, předváděcí či řídicí účely; vyvinuté a odladěné (= ověřené) programy jsou však provozovatelné jen na daném technickém zařízení a nejsou tudíž přenositelné. Změní-li se např. monitor z nějakých příčin (např. jeho doplněním o další potřebné rutiny), nejsou zpravidla dříve vyvinuté programy již provozuschopné.

Aby bylo možno vyvíjet programy, které nejsou určeny jen pro jeden počítač, je nejprve potřebné vytvořit definovaná připojovací místa. U skutečně komfortních systémů jsou všechny potřebné podprogramy zahrnuty do seznamu skoků na začátku monitoru. Tento seznam, sestávající ze samých "JMP adresa", se nazývá tabulkou vektorů. Nyní může uživatel systému používat jednotlivé rutiny, pokud ovšem jsou uvedeny v seznamu. Pokud se pak mění verze takto vytvořeného monitoru, což je většinou přidáním dalších rutin, pak mohou být staré podprogramy dále používány, neboť tabulka vektorů se obvykle jen rozšíří (adresy nových rutin se skokovými příkazy se vždy připsují na konec tabulky na pro ně tam předvídaně vynechané místo - místo prázdných instrukcí NOP) - viz tab. č. 22.

Při koncepci systému CP/M se vycházelo z jasných představ o tom, že má být vytvořen systém skutečně univerzální, u nějž tabulka vektorů (= seznam potřebných programů) má zahrnovat rozmanitá, potřebná a náročným úlohám odpovídající připojova-

```

; START DES MONITORPROGRAMMS
F000 C3 F068 JP BEGIN
F003 C3 F6C2 JP CI
F006 C3 F6D5 JP RI
F009 C3 F54C JP CO
F00C C3 F57E JP P00
F00F C3 F560 JP LO
F012 C3 F5C5 JP CSTS
F015 C3 F3E4 JP IOBYTE
F018 C3 F108 JP IOSET
F01B C3 F650 JP MEMCK
F01E TRAP:
F01E C3 F72C JP RESTART
F021 C3 F987 JP SOFT ;-FLOPPY EXEC VEKTOR HARD
F024 C3 F987 JP SOFT ;-FLOPPY EXEC VEKTOR SOFT
F027 C3 F987 JP SOFT ;-FLOPPY EXEC VEKTOR MINI
F02A C3 F985 JP IMISYS ;PLATTE EXEC VEKTOR
; HIER NUR SOFT,IMISYS IMPLEMENTIERT
; BEI IMISYS INDIREKTE TRX,SEKTOR ADR IN DE
; VIER BYTES LANG LINAR BLXN
;
F02D F068 DEFN TABSTART ;TABELLEN START USER BEREICH
;SPRUNGTABELLE , INNER
;INDIREKT VERWENDEN
F02F FE12 DEFN LASTMON ;ADRESSE LETZTE BELEGTE ZELLE
;DES MONITORS DANACH PATCH FREI
;
;
F031 MSG:
F031 0D 0A 00 00 DEFB 00H,0AH,0,0,0
F035 00
F036 07 DEFB 7 ; DELL
F037 20 52 44 40 DEFN " ROK-ZAPPLA MC COMPUTER"
F03B 20 5A 41 50
F03F 50 4C 43 20
F043 40 43 20 43
F047 4F 40 50 55
F04B 54 45 52
F04E 20 56 32 2E DEFN " V2.2 "
F052 32 20
F054 20 43 4F 50 DEFN " COPYRIGHT (C) 1982 "
F058 59 52 49 47
F05C 48 54 20 20
F060 43 29 20 31
F064 39 38 32 20
F068 0D 0A 00
003A
F068 BEGIN:
;
; ----- INIT -----
F068 0E F1 LD C,S10ASTS
F06D 06 00 LD B,0
F06F 21 F07F LD HL,TAB510
F072 ED 03 OTIR
F074 0E F3 LD C,S100STS
F076 06 00 LD B,0
F078 21 F087 LD HL,TAB518
F07B ED 03 OTIR
F07D 18 10 JR SKSKL
F07F TAB510:
F07F 01 00 DEFB 1,0
F081 03 C1 DEFB 3,110000010 ;KEIN -CTS UND -DCD ENABLE
F083 04 1C DEFB 4,010011000
F085 05 68 DEFB 5,011010000
;
F087 TAB518: ;-CTS UND -DCD ENALE

```

Tab. č. 22 - Počátek monitoru v assembleru, převedeného na adresu 0000H, vyznačuje se tabulkou skoků na různé rutiny; struktura monitoru odpovídá části BIOS provozního systému CP/M

cí místa a způsoby ovládání. Při tom pochopitelně bylo upuštěno od použití šestnáctkových klávesnic a sedmissegmentových displejů. Nezanedbatelným předpokladem pro CP/M je však určitá vybavenost daného mikropočítače: musí být k dispozici připojitelný (nebo vestavěný) obrazovkový displej - terminál, dále pak vnější velkokapacitní paměťové médium. Druhý požadavek je u mikropočítačů zpravidla představován pružným diskem (8", 5al/4" nebo 3al/2"), popřípadě pevným diskem typu Winchester.

Protože hardware může být koncipováno velmi rozdílně, bylo třeba nalézt maximálně všeobecnou formu software. Tak například u obrazovkových terminálů existuje celá řada velmi rozdílných zařízení. V principu však je jedno všem společné: klávesnicí se zadávají znaky, jež jsou dále transportovány k počítači. Při výstupu z počítače k obrazovkovému terminálu musí být umožněn rovněž transport znaků. Totéž ovšem platí i o eventuálně připojitelné tiskárně. Je tedy možné se dohodnout na druhu rozhraní, jež předává jednotlivé znaky. Úlohou takového rozhraní pak je předání znaku, jenž se nachází v určitém registru procesoru, do vnějšího okolí a opačně, tj. převzetí znaku, který přichází z vnějšku. Přitom ovšem existuje několik důležitých omezení. U systému CP/M z možných kódových zobrazení znaků byl zvolen kód ASCII (= ISO 7 /5/); není tedy možné použít terminálu pracujícího s kódem EBCDIC bez převodníku. Další podmínkou je, že všechny znaky ASCII musí být použitým terminálem generovatelné. A protože paritní bit je u CP/M vždy roven nule, je to právě 128 znaků. Další podmínkou je, aby při vkládání do počítače jednotlivé znaky přicházely sekvenčně, rychlostí blízkou tempu strojopisu, tedy nikoliv naráz po blocích. Pokud se vydávání týče, není nutné, aby použitý terminál zobrazoval znaky malé abecedy. Vzhledem k tomu, že software CP/M má být vždy nezávislé na hardware, je u většiny programů možné jejich přizpůsobení různým typům terminálů.

CP/M je souborově orientovaný provozní systém. Soubor (file) u CP/M je souhrn dat téměř libovolné délky, uživatelem opatřený libovolným názvem do max osmi znaků s následným tří-

znakovým označením typu souboru za oddělovací tečkou. Soubor může být představován více typy, např.:

provozní schopným programem (název souboru.COM),
programem v šestnáctkovém kódu INTEL (název souboru.HEX),
programem ve zdrojovém kódu BASIC (název souboru.BAS), nebo
programem v assembleru (název souboru.ASM) a podobně.

Označení souboru a jeho vyhledání spočívá pro uživatele v pouhém využití odpovídající funkce provozního systému. Se skutečným fyzickým umístěním programu na disketě nemá uživatel co činit - to za něj automaticky obstarává CP/M, který sestává ze tří modulů:

- 1) CCP - console command processor,
- 2) BDOS - basic disk operating system, a
- 3) BIOS - basic input/output system.

(Uložení modulů CP/M v operační paměti mikropočítače bylo již schematicky znázorněno na konci statě "monitor" na obr. 53.)

1. CCP

Po nahrání provozního systému CP/M z diskety do operační paměti mikropočítače přebírá jeho modul CCP řízení celého systému. Hlásí se na obrazovce terminálu jako dvojice znaků "A " (tzv. prompt); tím sděluje uživateli, že je připraven k převzetí příkazu. Nyní mohou být nahrávány programy (z vnějších paměťových médií) a postupně spouštěny. Nahrávání se děje zadáním označení disketové stanice (v CP/M jich může být použito až 16) a jména souboru. Nachází-li se program na disketě ve stanici označené promptem, může označení stanice (pohonného ústrojí diskety, drive) odpadnout. Volaný program obsahuje označení typu souboru, např. A > B:NAVTR.COM, po jeho nalezení modulem CCP je uložen do operační paměti od adresy 100H a též spuštěno jeho provedení.

CCP používá šest následujících příkazů, jsou to: REN, ERA, DIR, SAVE, TYPE a USER.

REN <zds.: jméno souboru.XYZ>

Tento příkaz dovoluje přejmenování zvoleného souboru libovolně vybraným názvem, (zds. = označení disketové stanice A až P).

ERA <zds.: jméno souboru.XYZ>

Tímto povelem mohou být na disketě zrušeny soubory či soubor. (Jméno souboru je ze seznamu "directory" vypuštěno, avšak data zůstávají. Teprve novým souborem, uloženým na místo zrušeného, jsou data přepsána.)

DIR <zds.:>

Pro zvolenou disketovou stanici, označenou "zds.", je uvedeným povelům vypsan seznam (= directory) souborů diskety v něm se nacházející.

SAVE nn. <zds.: jméno souboru.XYZ>

Tímto povelem je možné libovolně rozsáhlý obsah uživatelské paměti RAM od adresy 100H pod zvoleným názvem uložit na disketu v blocích po 256 bytech.

TYPE <zds.: jméno souboru.XYZ>

Povel znázorní obsah textového souboru na obrazovce terminálu (= konsoly).

USER nn

Od verze 2.2 CP/M může být paměťový prostor na disketě rozdělen až na 16 uživatelských částí. Uvedeným funkčním povelům s označením části (nn) může být vybraná část vyvolána.

2. BDOS

Jádrem hardwareově nezávislé části CP/M je BDOS. Předkládá 37 funkcí k použití, jež všechny jsou vyvolatelné uživatelskými programy. Funkce 1 až 12 obsluhují konsolu (= terminál), tiskárnu, čtečku a děrovačku děrné pásky. Další funkce se týkají disketových stanic. Univerzálnost CP/M právě spočívá v přesně stejné stanovených definicích rozhraní od uživatelů k BDOS; přitom přizpůsobení na použitý počítač přes BIOS nemá na BDOS žádný vliv. Použití funkcí BDOS probíhá principiálně dle stejného schématu a sestává ze tří "kroků":

- a) do registru C procesoru je uloženo číslo vyvolávané funkce BDOS,

b) podle druhu volané funkce je registrový pár DE naplněn

adresou či nějakým znakovým určeným k vydání,

c) následuje volání BDOS (CALL) na adresu 0005H.

Po vykonání funkce - podle jejího druhu - obdrží střadač A procesor nějakou hodnotu nebo registr HL nějakou adresu.

Dále pak BDOS přezkouší každé zadání z terminálu (konsoly)

a rozpozná "CTRL C" (= "horký" start) a "CTRL P" (= printer off/on).

3. BIOS

Na rozdíl od předcházející je tato část systému CP/M závislá na technickém vybavení použitého mikropočítače. BIOS tedy v každém případě respektuje konfiguraci použitého prostředku a realizuje přizpůsobení dle specifických poměrů systému. BIOS začíná tabulkou zahrnující 17 rutin, jež jsou níže uvedeny (nemusí být vždy všechny zastoupeny):

1. COLD BOOT - tato rutina obstarává iniciaci systémových parametrů po zavedení systému
2. WARM BOOT - po stisknutí kláves "CTRL" a "C" je BDOS a CCP nově zaveden
3. CONSOLE STATUS - dotaz po stavu konsoly, zda bude následovat vydání znaku (rutina přezkouvá obsah střadače A)
4. CONSOLE INPUT - vložení znaku z konsoly (do registru A)
5. CONSOLE OUTPUT - vydání znaku z konsoly (uloženého v registru C)
6. LIST OUTPUT - výstup na tiskárnu (přes registr C), popřípadě na obrazovku konsoly (= terminálu)
7. PUNCH - registr C obsahuje znak k vydání, např. pro děrovačku pásky (případně vydání na obrazovku konsoly)
8. READER - vložení data z vstupního zařízení do střadače, např. z čtečky děrné pásky. (Rutiny 7. a 8. jsou uživatelským softwarem zřídka využívány; je však možné je použít pro komunikaci mezi dvěma počítači)
9. HOME - právě připojená disketová stanice hledá stopu 00
10. SELECT DISK - je vybírána jedna z možných (připojených) disketových stanic

11. SET TRACK - je volena určitá stopa diskety
12. SET SECTOR - je volen určitý sektor (úsek stopy) diskety
13. SET DMA ADDRESS - určuje oblast v uživatelské (operační) paměti RAM, z níž či do níž bude v následující disketové operaci psáno či čteno
14. READ - čtení z diskety do oblasti DMA, á 128 bytů
15. WRITE - vydání z oblasti DMA do diskety, á 128 bytů
16. LIST STATUS - dotaz o připravenosti tiskárny (ověřením obsahu střadače A)
17. SECTOR - převod logické pozice sektoru diskety do fyzické (reálné)

Organizace paměti provozního systému CP/M

Na obr. 54 je znázorněno uložení popisovaných částí provozního systému CP/M obecně v paměti mikropočítače. Nejdůležitější adresy jsou FBASE - označující počátek BDOSu - a TBASE, označující počátek operační paměti, stojící k dispozici uživateli, a to od adresy 100H. Prvních 256 bytů, neboli tzv. nultá stránka paměti (zero page - viz tabulku v příloze) je vyhrazeno pro systém CP/M, a sice následovně:

0 až 2H skok na rutinu WARM BOOT

3H obsahuje stavové slovo IOBYTE

4H číslo disketové stanice v provozu (počínajíc nulou)

5 až 7H skok do části BDOS; byty 6 a 7 obsahují adresu FBASE

8H RST 1

10H RST 2

18H RST 3

20H RST 4

28H RST 5

30H RST 6

38H RST 7 - je používán programem DDT, ostatní adresy restartů nejsou využity

5C až 7CH pro CCP k uložení tzv. FCB (= file control block) sestávajícího z 36 bytů, obsahujícího údaje o datovém souboru daného jména

80 až FFH pro CCP k použití jako vstupně-výstupní buffer datového souboru (DMA-buffer).

Tři části CP/M jsou umístěny v operační paměti počítače směrem od nejvyšší adresy (high mem.). Přesná hodnota adresy FBASE je závislá na rozsahu části BIOS a pochopitelně na celkové kapacitě paměti dat (min. 32 KB, 48 či 64 KB, apod.). Pro systém CP/M fy Digital Research pro zařízení MDS-Intellec-system (fy INTEL) je adresa FBASE (při 64KB operační paměti) ECOOH; u zařízení HEATH-ZENITH, jehož CP/M verze 2.2.02 má BIOS o rozsahu 5 KB (opět při operační paměti 64 KB) nachází se FBASE na adrese DCO6. Délka CCP je vždy stejná (800H), rovněž tak i BDOS (EOOH).

Formát řídícího bloku souboru je na obr. 55; význam jeho jednotlivých bytů je následující:

- ET byt 0 obsahuje číslo disketové stanice
- FN byt 1 - 8 obsahuje až osmiznakové označení datového souboru (vlevo od dělicí tečky). Není-li jméno zadáno, jsou slabiky vyplněny mezerami v kódu ASCII (= 20H)
- FT byt 9 - 11 třímístné pole - vpravo od dělicí tečky označení datového souboru XYZ (extension), vyjadřující typ souboru, např.: .PAS (pascal), .MAC (makroassembler), .SUB (pro zásobníkové zpracování) apod.
- EX byt 12 obsahuje údaj, o kolikátou část datového souboru se jedná v případě, že soubor dat je delší než 16 KB, (0 až 31)
- OO byt 13 - 14 rezervovány pro interní potřeby systému, obvykle obsahují nulu
- RC byt 15 vyjadřuje počet záznamů (records) obsažených v daném FCB
- DM byt 16 - 31 obsahuje čísla jednokilobytových bloků, z nichž se datový soubor (nebo jeho část) na disketě skládá
- NR byt 32 je použit částí BDOS pro započítání záznamů (records) při čtení či záznamu na disketě
- RP byt 33 - 35 používají se systémem pro náhodné záznamy

Pomocné prostředky a řídicí znaky CP/M

Provozní systém CP/M poskytuje uživateli řadu pomocných prostředků = programů, jež je možno podle potřeby nahrát z diskety do operační paměti (TPA) daného mikropočítače, a pak využít k potřebným účelům. Jsou to:

ED.COM řádkově orientovaný textový editor

ASM.COM dvouprůchodový assembler pro intelovské 8080 standardní soubory ASCII. Produkuje šestnáctkové soubory v šestnáctkovém formátu Intel

LOAD.COM přeměňuje soubory v šestnáctkovém formátu Intel do provozuschopných strojově kódovaných programů

STAT.COM zobrazuje obsah diskety včetně názvu souborů, počtu záznamů, kB a zbývající kapacity diskety. Příklad výpisu, vyvolaného programem STAT je uveden v následující tabulce:

A > stat *.*.

recs	Kbytes	ext	f.name
64	8	1	ASM.COM
38	5	1	DDT.COM
4	1	1	DUMP.COM
24	3	1	DUP.COM
82	11	1	ED80.COM
18	3	1	FORMAT.COM
238	30	2	KBASIC.COM
70	9	1	L80.COM
143	18	2	M80.COM
58	8	1	PIP.COM
41	6	1	STAT.COM
13	2	1	SYSGEN.COM
80	10	1	ZSID.COM

Bytes Remaining on A: 127 KB

DDT.COM odlaďovací program (debugger) s množstvím funkcí
SUBMIT.COM pomocný program k stohovému zpracování pod CCP

XSUB.COM v souvislosti se SUBMIT dovoluje stohové zpracování povelových zadání ve SUBMITem vyvolaných programech

PIP.COM program pro přenos datových souborů, kopírování, vydávání; jeden z nejvíce používaných

SYSGEN.COM tímto programem lze číst a popisovat systémové stopy diskety

MOVCPM.COM tento program umožňuje přizpůsobení systému CP/M na různě rozsáhlé (uživatelské) operační paměti RAM

K uvedeným souborům, které jsou zakončeny třímístným polem "COM", třeba zdůraznit, že je možné je přenést z diskety bez zadání extenze (tedy jen pouhým názvem), a dále, že mají charakter přímo proveditelných p o v e l ů ! (Vyvolaný soubor je uložen do TPA od adresy 100H a spuštěn.) Daný soubor povelů systému CP/M lze případně rozšířit o další datové soubory typu -.COM, jež si uživatel sám vytvoří či převezme.

K podpoře používání klávesnice terminálu v systému CP/M existují řídící znaky (klávesy): tak klávesa RUBOUT maže po- sledně zadaný znak. Totéž dosáhneme stiskem kláves CTRL a H (nebo BACK-SPACE). Klávesami CTRL a U je zrušena celá řádka. Podobně pracuje CTRL-X, přitom však kurzor (ukazovátka) je umístěno na začátek řádky. (Pozn.: tzv. řádka dat může mít až 255 znaků včetně mezer)

CTRL-U je určeno pro uživatele dálnopisu, rovněž tak CTRL-R. Posledně uvedenými řídícími znaky je vložený řádek informace opět vyslán.

CTRL-E způsobí uložení řídícího znaku CR (carriage return = návrat vozíku) do paměti, aniž by bylo ukončeno zadání povelů, které normálně jsou CR ukončeny

CTRL-J (linefeed) slouží též (mimo RETURN) k ukončení za- dané řádky (pozn.: tzv. řádka dat může mít až 255 znaků včetně mezer)

CTRL-C způsobí nové "naloudování" systému CP/M. Tento "pří- kaz" se používá též při výměně disket

- CTRL-Z označuje ukončení zadání z konsoly a je mnohými pomocnými programy, jako je PIP či ED, očekáván jako ukončující znak
- CTRL-P připojuje tiskárnu paralelně ke konsoli. Tak lze protokolovat zadání a výsledky
- CTRL-S zastavuje vydávání z konsoly; jím je možno zastavit rychle probíhající "listing". Následným CTRL-S je vydávání opět uvolněno

Organizace diskety

Provozní systém CP/M je přizpůsobitelný pro různé formáty disket, jejich velikostí a organizací, jakož i jejich radičů, popř. se již prodává na disketách různé velikosti (standard - 8", mini - 5 a 1/4", mikro - 3 a 1/2") a hustoty (SD - single density, DD - double density); tím je vyhověno potřebám uživatelů s odlišnými perifériemi pružných disků.

K představě čtenáře o organizaci na disketě bude v dalším komentováno standardní osmipalcové provedení diskety jednoduché zápisové hustoty (SD), programově sektorizované.

Osmipalcová disketa má 77 mezikružných nezávislých stop (track), každá stopa je dělena na 26 sektorů s kapacitou 128 slabik - toto dělení odpovídá všeobecně rozšířenému standardu IBM 3740. Celková kapacita takovéto diskety tedy obnáší $77 \times 26 \times 128 = 256\,256$ bytů (neformátovaných), viz obr. 56. Pozice každého sektoru je určena indexovým otvorem, respektive jeho úhlovou odchylkou od jeho centrální spojnice, která označuje sektor 0. (Uvedené platí pro diskety s programově zajišťovanou orientací sektorů; u disket s hardwareovou orientací je pozice sektorů určena dalšími otvory - sector holes - které jsou při otáčení diskety postupně načítány, s počátkem u indexového otvoru.)

Každá disketa systému CP/M je "rozdělena" do tří odlišných oblastí, z nichž první má vyhrazenou stopu 00 a 01 následovně:

stopa 00 - sektor 1 : cold start loader

stopa 00 - sektor 2 až 17 : CCP

stopa 00 - sektor 18 až

stopa 01 - sektor 19 : BDOS

zbytek : BIOS

Druhou oblast tvoří pole přehledu souboru (file directory area), přičemž šestnáct sektorů stopy 02 je stále rezervováno pro přehled. Tato oblast může být ovšem odpovídajícími změnami v BIOSu rozšířena. Poslední - třetí oblast vytváří pak zbývající stopy pro ukládání dat a programů. Datový transport na a z diskety se děje po blocích á 128 slabik. Logicky na sebe vázané bloky souboru dat však nejsou ukládány v odpovídajícím sledu na disketu. Řadič diskety po každém bloku přezkouvá správnost přenosu; přiřazení logické pozice k fyzické se děje již zmíněnou funkcí 17 (SECTOR) BIOSu. Správa paměťových míst diskety je při CP/M dynamická, tzn., že v okamžiku otevření nového souboru nemusí být udána jeho možná délka. Paměťové místo je každému souboru přidělováno v "porcích" po 1 KB. Prostředky, jež CP/M ke správě diskety využívá, jsou:

1. řídicí blok souboru (FCB)
2. vyvolávací mapa bitů (ABM - allocation bit map)
3. seznam souborů (directory)

Šestnáct sektorů druhé stopy každé diskety obsahuje BDOSem spravovaný seznam datových souborů. Ten obsahuje každé první 32 slabiky (= byty) řídicích bloků (FCB's) ke všem na disketě se nacházejícím souborům. Při každém novém volání diskety čte BDOS zmíněných 16 sektorů a spočítá z informace v části DM (v řídicím bloku souboru, viz jeho formát na obr. 56) zaplnění diskety. Informaci o zaplnění diskety přidá BDOS k mapě ABM a uloží ji do operační paměti RAM jako tabulku sestávající z 243 bitů a zobrazující stav zaplnění diskety.

Průběh otevření souboru na disketě modulem BDOS lze tedy popsat následovně:

- a) BDOS prohledá ABM, až najde bit 0
- b) nulový bit nahradí jedničkou a zaneše číslo skupiny (1 až 243) do oblasti DM řídicího bloku FCB

- c) před každou operací zápisu vypočítá BDOS z posledního skupinového čísla a následujícího čísla záznamu (RC) stopu a logický sektor, do nějž se má zapsat příští záznam
- d) po zaplnění všech osmi sektorů jedné skupiny hledá BDOS následující nulu v mapě ABM a pak pokračuje podle b)

Z uvedeného plyne, že minimální rozsah paměťové kapacity pro jeden soubor je 8 sektorů á 128 bytů = 1 KB (i když třeba daný soubor sestává např. jen z šestnácti slabik). A protože BDOS stále prohlíží tabulku ABM odpředu, mohou logicky spolu související části jednoho souboru být fyzicky libovolně rozmístěny na disketě. Pokud tedy se nacházejí na disketě volné bloky (zatím nezaplňené či po nějakém zrušeném souboru), může je BDOS využít k zápisu bez ohledu na fyzické pořadí sektorů či stop. Z toho je zřejmé, že CP/M provádí veškeré přidělování sektorů a stop, aniž by k tomu požadoval součinnosti uživatele a aniž by jej tím zatěžoval - tedy zcela autonomně.

Jak již bylo výše naznačeno, je pro BIOS na obou systémových stopách k dispozici 7 sektorů, tedy necelý 1 KB. Pro BIOS menšího rozsahu to může být dostačující, avšak pro využití všech přizpůsobovacích možností je to přeci jen málo. Nicméně existují cesty k zabezpečení systému rozsáhlejším BIOSem. Tak např. CP/M verze 2.2 u fy Heath-Zenit vůbec neumísťuje BIOS na systémové stopy. Naproti tomu nahrazuje tzv. "Cold Start Loader" (zavlékací programová rutina "studeného" startu) zavlékacím programem pro BIOS (tzv. BIOS-Loader). Ten nejprve nahrává do uživatelské paměti RAM vlastní BIOS, nacházející se na disketě jako normální datový soubor. Dále pak - již pod kontrolou BIOSu - nahrává se do RAM zbývající část provozního systému CP/M, tj. BDOS a CCP. Tato metoda má tu výhodu, že pouhým vyměněním souboru BIOS lze dosáhnout zcela jiné systémové přizpůsobení, aniž by byl nutný kontakt se systémovými stopami. Je ovšem třeba zdůraznit, že v daném řešení musí být soubor BIOS relokatibilní. Nicméně - naznačenou cestou - je možné uložit a používat libovolně rozsáhlý BIOS.

V.5. Sběrnice IEC

Tato sběrnice byla vyvinuta pro snadné propojení měřících přístrojů s řídícími bez přidavných stykových obvodů. V USA je tato sběrnice normalisována pod názvem IEEE-488 Bus (Institute of Electrical and Electronic Engineers). Sběrnice IEC = IEEE-488 (u nás označována jako IMS-2, viz /8/, /16/ a /64/) je použita a některých mikropočítačů jako standardní přípojné místo. Přes toto normované místo může mikropočítač komunikovat s periferními přístroji, ovšem jen pokud jsou vybaveny totožným přípojemným místem.

Sběrnice IEC a IEEE-488 se liší jen korektory a počtem vývodů, viz obr. 57, IEC je 25 žilná, zatímco IEEE-488 má o jedno zemnicí vedení méně, tedy 24 žíly, tab. č. 23.

Na sběrnici může být maximálně připojeno 16 přístrojů dohromady. Sběrnice pracuje s negativní logikou, což znamená, že 0 V představuje signál log "1" a +5 V pak signál log "0" (neaktivní). Signály jsou TTL kompatibilní, proto jsou zde též povoleny jen krátké přívody, a sice 2 m na připojené zařízení (celkem maximálně 20 m vedení). Na sběrnici se dosahuje přenosové rychlosti až 500 Kbyte/s.

Ke sběrnici mohou být připojeny tři typy přístrojů: řídící jednotka (řidič Ř), mluvčí M (talker) a posluchač P (listener). Řídící jednotka vydává sběrniceové povely na ostatní přístroje a řídí celkový provoz na sběrnici. Může se sama nastavit do pozice mluvčího či posluchače. Mezi posluchače náleží zařízení, jež mohou přijímat data z jiných zařízení, např. tiskárna, obrazovkový displej. Mluvčí představují ty přístroje, jež mohou vysílat zprávy a informace, např. disketa či měřící přístroje. Každé zařízení má pevnou adresu, přes níž může být dosaženo. Řídící jednotka - obvykle mikropočítač - řídí přenos a rozhoduje, který přístroj smí na sběrnici vysílat.

Samotná sběrnice sestává z šestnácti vedení, z nichž osm je datových, tři řídící přenos dat (handshaking se signály DAV, NRD, NDAC) a pět slouží k řídícím účelům (IFC, ATN,

SRQ, REN, EOI). Úlohy jednotlivých vedení jsou následující:

ATN (attention) - určuje, zda na sběrnici se nachází povely ("1") nebo data ("0")

IFC (interface clear) - způsobuje uvedení všech zařízení na sběrnici do definované úrovně (reset)

REN (remote enable) - umožňuje nastavení připojených přístrojů pro dálnopisný provoz ("1"). Při více řídicích jednotkách na sběrnici je REN aktivováno jen jednou

EOI (end of identifty) - má dvě funkce: jednak označuje konec přenosu dat (ATN=0), jednak signálem EOI - při ATN=1 - může řídicí jednotka zahájit dotazování k identifikaci přístrojů

SQR (service request) - je k dispozici všem přístrojům. Vedení je aktivováno vždy jen zařízením, žádajícím obsloužení řídicí jednotkou (M má zprávu pro Ř nebo P žádá informaci od Ř). Tehdy většinou přeruší řídicí jednotka průběh programu a zahájí sériové dotazování

DAV (data valid) - indikuje, že data na datové sběrnici jsou platná

NRFD (not ready for data) - signál, který je vyslán zařízením P zatím ještě nepřipraveným k převzetí dat

NDAC (no data accepted) - signál, vyslaný zařízením P, jež ještě nepřevzalo data

DIO1 až DIO8 - datová vedení, po nichž jsou transportována data nebo povely

Na obr. 58 je znázorněn přenos dat s kvitováním (handshaking) pomocí citovaných signálů DAV, NRFD a NDAC. Mluvčí nejdříve zkouší, zda jsou všichni posluchači připraveni. Pak jsou vložena data na sběrnici a signál DAV je aktivován (= 0). Nyní může přijímač (posluchač) převzít data, případně více posluchačů. Přijímače vyšlou nejprve NRFD = 0. Vysílač/mluvčí musí čekat, až přijímače - pracující různou rychlostí - převezmou data. To znamená až do toho okamžiku, kdy i ten nejpomalejší přístroj neaktivuje vedení NDAC (tj. NDAC = 1). Vysílač může nyní vedení DAV opět učinit neaktivní a vše se opakuje. Přenosová rychlost pak je dána nejpomalejším zařízením na sběrnici. Detailnější popis přesahuje rámec této práce, bližší např.

U mnohých počítačů (Commodore, HP, atd.) může být sběrnice IEC velmi elegantně řízena instrukcemi jazyka BASIC, jako jsou: OPEN, INPUT #, PRINT #, CLOSE, neboť tímto jazykem jsou již výrobcem vybaveny.

V.6. Rozhraní RS-232C - V.24

Má-li kterýkoliv mikropočítač komunikovat s vnějším okolím, musí být schopen transportovat data z nejrůznějších periferních zařízení. Aby přístroje různých výrobců mohly být mezi sebou propojeny, musí přípojná místa odpovídat normovému předpisu, nebo musí být alespoň přibližně totožných vlastností.

EIA standard (Electronic industries association) RS-232C týká se standardizovaného schématu pro sériový přenos dat. Jeho podstatou je jednak použití stejného konektoru se vždy stejným rozmístěním funkčních vývodů, jednak použití stejných napěťových úrovní pro oba logické signály "0" a "1". RS-232C používá tedy pro signál logické nuly napětí v rozmezí +3 V až +15 V, pro signál logické jedničky -3 V až -15 V. (RS-232C je odvozen ze staršího standardu RS-232B, kde rozmezí pro oba logické signály byla širší, a sice pro logickou nulu +5 až +25 V, pro logickou jedničku -5 až -25 V, viz obr. 59.) Oblast -3 V až +3 V je přechodovou nepoužívanou oblastí.

Modemy, obrazovkové terminály a monitory, některé typy tiskáren a dálnopisů (např. model 43) jsou vybaveny z výše uvedeného důvodu pětadvacetizhílným konektorem včetně příslušného stykového zapojení RS-232C. Z hlediska druhu a rychlosti přenosu budiž řečeno, že RS-232C je rozhraním pro asynchronní sériový přenos dat, kde jednotlivé znaky jsou přenášeny jako sled osmi bitů uvedených vždy jedním startovacím bitem s nulovou úrovní a ukončených jedním nebo dvěma stopbity s jedničkovou úrovní, viz obr. 60. Používané přenosové rychlosti se pohybují od 50 bitů.s⁻¹ až do 19 200 bitů.s⁻¹.

Označení jednotlivých vývodů konektoru je vyznačeno v tabulce č. 24. Z možných dvaceti pěti vývodů mají největší

důležitost vývody č. 1 - zemnění přístroje, č. 2 - výstup,
č. 3 - sériový vstup a č. 7 - zemnění signálu.

Tabulka č. 24 - Označení vývodů a jejich funkce konektoru
DB-25 pro rozhraní RS-232C/V.24

Vývod č.	Označení		Funkce
	EIA RS-232C	CCITT V.24	
1	AA	101	zemnění přístroje
2	BA	103	výstup vysílaných dat
3	BB	104	vstup přijímaných dat
4	CA	105	RTS (request to send) - požadavek vysílání
5	CB	106	CTS (clear to send) - připravenost k vysílání
6	CC	107	DSR (data set ready) - připravenost k provozu
7	AB	102	signal ground - zemnění signálu
8	CF	109	carrier detector - detekce úrovně přijímaného signálu
9			nedefinováno
10			nedefinováno
11	CK	126	select transmit frequency (200 Bd modem) - volba přenosové frekvence
12	SCF	122	secondary carrier detector - úroveň signálu přidavného kanálu
13	SCB	121	secondary clear to send - připravenost k vysílání přid. kanálu
14	SBA	118	secondary transmitted data - výstup přidavného kanálu
15	DB	114	transmitter signal element timing, transmit clock from modem
16	SBB	119	DCE - vysílací takt
17	DD	115	secondary received data - vstup přidavného kanálu
18			receiver signal element timing
19	SCA	120	- přijímací takt
20	CD	108.2	nedefinováno
		108.1	secondary request to send - požadavek vysílání přidavného kanálu
21	CG	110	DTR (data terminal ready) - terminál připraven k provozu
			connect data set to line - připojit přenosové vedení
			signal quality detector - jakost příjmu

22	CE	125	ring indicator - přicházející volání
23	CH	111	DTE (data signal rate selector)
24	DA	113	- volba přenosové rychlosti transmitter signal element timing - přenosový takt k modemu
25			DTE nedefinováno

Z tabulky je patrná shoda mezi americkým standardem RS-232C a evropským V.24 (CCITT); pro V.24 jsou některé funkce pojaty do normy, zatímco u RS-232C nejsou definovány (funkce vývodů 11, 12, 13, 14, 16, 19, 21 a 23), dále pak se liší pouze označením.

Pomocí vývodu č. 4 sděluje mikropočítač modemu, že je připraven k přenosu dat, vývod č. 5 pak signalizuje připravenost modemu k převzetí dat. Někdy se pro tento účel používá vývod č. 6 (např. u tiskáren). Vývody č. 6, 8 a 20 se používají k odpovídajícímu propojení s univerzálním sériovým stykovým obvodem UART.

Vedením, připojeným k vývodům č. 2, 3, 4, 5 - včetně nezbytného zemního č. 7 - lze jednoduše realizovat styk s potvrzením (handshake): je-li přijímač (např. tiskárna) připraven k převzetí dat, vyšle na vývod č. 5 signál log "1", pak může počítač reagovat vysláním jednoho znaku. Opačně indikuje počítač signálem jedničkové úrovně na vývodu č. 4 svou připravenost k příjmu dat.

Obvodová technika přeměny signálu úrovně RS-232C na úroveň TTL a opačně je poměrně jednoduchá. Tak na obr. 61a je zapojení přijímače signálu RS-232C; signál je omezen odporem R_1 a jeho záporná půlvlna je zkratována diodou D_1 . Tranzistor T_1 signál dále invertuje a přizpůsobuje následujícím obvodům TTL. Druhá polovina obrázku, 61b, zachycuje alternativní zapojení vstupního přijímače s jedním invertorem běžného obvodu TTL. Rezistor R^+ (vyznačen čárkovaně) je potřebný jen tehdy, je-li tento stykový člen buzen optickým vazebním obvodem (např. WK 164 12 či WK 164 13 apod.).

Zapojení vysílací části je zachyceno taktéž ve dvou alternativách. V té první - obr. 62a - je dvoutranzistorový převodník úrovně vysílaného signálu napájen ze zdroje +12 V a -12 V, což jsou napětí, jež obvykle v mikropočítačových zařízeních staršího data bývají k dispozici. Druhá alternativa - s menším rozkmitem vysílaného signálu RS-232C, je napájena +5 V a -12 V. Vzhledem k tomu, že propojovací vedení může dosahovat délky řádu desítek metrů, a proto budicí (vysílací) strana musí krýt případné ztráty a též být odolná proti zkratu při nízké výstupní impedanci, vyhovuje tomuto účelu lépe tato verze. Její výstupní signál může přes diodu D3 - v případě potřeby - budit diodu LED optického vazebního členu, ovšem po zvětšení rezistoru R_c na 15 ohmů. Zapojení umožňuje (právě díky napájení ze zdroje kladného napětí jen +5 V) připojením diody D4 zrušit funkci transponování úrovně vysílaného signálu, a tedy zachování úrovně TTL. (Dioda D4 omezuje výstupní napětí na -0,6 V; bez ní je tedy rozkmit výstupního signálu od +5 V do -12 V.) V poslední době se používá pro realizaci převodníku úrovně RS-232C speciálních integrovaných obvodů, např. typů TL 188 a 189, 1489 a 1488 nebo 75189 a 75188.

Proudová smyčka 20 mA (TTY)

Proudová smyčka představuje jedno z nejstarších sériových rozhraní. Používala se (používá se) k řízení dálnopisů (teletype = TTY) a starších typů tiskáren. Uspořádání sériového sledu bitů odpovídá tvaru vyznačenému v obr. 60 pro RS-232C. Nacházíme zde dva páry vedení, jeden pro vysílání, druhý pro příjem. Signál logické jedničky je představován proudem 20 mA, logické nuly žádným nebo proudem 4 mA.

Zapojení přijímací a výstupní části rozhraní je na obr. 63a, přičemž je běžné, že potřebný proud je dodáván mikropočítačem, a připojená periférie je pasivní (tzn. odebírá proud). Při propojení dvou počítačů nebo aktivních zařízení může dojít ke kolísání, zvláště je-li rozhraní tranzistorové. Odstra-

nění problémů poskytuje zapojení styku pomocí optických vazebních členů, umožňujících spolehlivé propojení do délky vedení cca 20 m, viz obr. 63b.

Rozhraní CENTRONICS

Rozhraní CENTRONICS je paralelní rozhraní určené k připojení tiskáren, které bylo navrženo výrobní firmou CENTRONICS, a které během času se rozšířilo po celém světě a stalo se tak neoficiálním standardem.

Toto rozhraní pracuje s napětovými úrovněmi logiky TTL, z čehož vyplývá, že délka přípojného vedení nesmí překročit dva metry. Každé signálové vedení dále má vlastní zemnicí spoj, s nímž tvoří - po stočení - samostatnou zkroucenou dvojici (twisted pair). Pro připojení tiskárny se běžně používá 36 pólového konektoru (fa Amphenol, typ 57-30360), viz obr. 64. Obložení vývodů je jen částečně normalizováno; avšak vždy jedna řada kontaktů (1 až 18) má připojena signálová vedení, zatímco druhá (kontakty 9 až 36) pak zemnicí spoje, stáčené se signálovými do jednotlivých párů (které jsou slepeny do plochého kabelu). V následující tabulce je vyznačeno funkční obložení jednotlivých vývodů konektoru, tak jak je obvyklé např. u renomovaného výrobce tiskáren EPSON. Přitom označení funkcí vývodů 1 až 11 a 16 je totožné u všech známých druhů tiskáren s paralelním vstupem. Přičlenění funkcí ostatním vývodům konektoru se však může dle výrobců lišit.

Vedení STROBE, BUSY, a ACKNLG jsou určena pro styk s potvrzením (handshake protocol). Ten probíhá následovně, viz obr. 65. Počítač vloží data na vedení DATA 1 až DATA 8 a pak vedení STROBE krátce nuluje. Klesající hranou signálu STROBE je vybuzen signál BUSY, který zůstane tak dlouho aktivní (v jedničkové úrovni), až je tiskárna připravena opět převzít data. Vedení ACKNLG (acknowledge) přejde krátkodobě do nuly po zpracování dat tiskárnou. Klesající hranou ACKNLG je ukončena aktivita signálu BUSY, jehož klesající hranou je zas vyvolán přechod ACKNLG do jedničkové úrovně. Pak může být vyslán další znak (jako nová data) do tiskárny a děj se opakuje.

Tabulka č. 25 - Označení vývodů a jejich funkce konektoru
Amphenol 57-30360 pro rozhraní CENTRONICS

Označení párových vývodů	Signál	Směr přenosu	Význam
1 19	STROBE	vstup	aktivní v nule, realizující předání dat do tiskárny, šíře pulsu větší 0,5 μ s
2 20	DATA 1	vstup	tyto signály reprezentují osmi-bitovou slabiku dat na datové sběrnici
3 21	DATA 2	vstup	
4 22	DATA 3	vstup	
5 23	DATA 4	vstup	
6 24	DATA 5	vstup	
7 25	DATA 6	vstup	
8 26	DATA 7	vstup	
9 27	DATA 8	vstup	
10 28	ACKNLG	výstup	impuls trvání cca 12 μ s, aktivní v nule, oznamující, že data byla převzata a že tiskárna je připravena pro další příjem
11 29	BUSY	výstup	pokud je BUSY aktivní (= log.1), není tiskárna připravena k převzetí další slabiky
12 30	PE	výstup	Busy = 1 pokud jsou přebírána data, během tisku, v modu OFF-LINE, popř. při chybě
13 -	-	-	signál indikující ukončení papíru (paper-end)
14 -	AUTO FEED XT	-	jedničkový (+5 V přes rezistor 3,3 k Ω)
15 -	NC	-	při 0 = automaticky nová řádka
16 -	OV	-	při 1 = aut. řádkování vyřazeno
17 -	GND	-	nepoužit (no connection)
18 -	NC	-	nulová úroveň logiky (zemnění)
19 až 30 -	GND	-	zemnění zařízení, (isolované od vývodu 16 - zemnění logiky)
31 -	INIT	vstup	nepoužit
32 -	ERROR	výstup	zemnění párů 1 až 12
33 -	GND	-	aktivní v nule, při trvání minimálně 50 μ s iniciuje tiskárnu
34 -	NC	-	aktivní v nule, je-li tiskárna
35 -	-	-	1) OFF-LINE
36 -	SLCT IN	vstup	2) při ukončení papíru
			3) při ev. chybě
			zemnění
			nepoužit
			jako 13
			volba tiskárny (DC1 až DC3 jsou funkční jen při 36 = "1")

V.7. Paralelně-sériový převodník

Pro převod osmibitového paralelního slova (slabiky) do sériového formátu dle standardu RS-232 C/V.24 existují speciální integrované obvody, jako je m.j. UART MHB 1012 (universální asynchronní přijímač - vysílač) a další. Takovýto obvod, umožňující nejen asynchronní převod paralelního formátu do sériového, ale současně i sériového do paralelního, nebývá vždy dostupný a dokonce v některých aplikacích i využitý v obou druzích převodu. Diskrétní zapojení je nejen levnější, ale mnohdy lépe využitelné.

Následující obr. 66 přináší zapojení jednoduchého paralelně-sériového převodníku, osazeného třemi integrovanými obvody a jedním tranzistorem, s možností volby úrovně výstupního signálu TTL či RS-232 C. Takovýto převodník může najít použití např. u stávající klávesnice s paralelním výstupem, již je třeba v daném případě připojit k mikropočítači se sériovým vstupem, u tiskárny se sériovým vstupem V.24 apod.

Zapojení pracuje následujícím způsobem: synchronizační puls "strobe" z klávesnice budí klopný obvod $10_1/2$ - 74LS74. Nulová úroveň jeho výstupu N (č. 8) přivedená na vstup "shift/load" (č. 1) registru 74LS165 způsobí převzetí paralelní informace ze vstupů A až H, tj. D0 až D6, přičemž D7 - vzhledem k uzemnění H - je vždy nulový. To odpovídá - v sériovém formátu po převodu - předepsané nulové úrovni startovacího bitu. Vlastní konverze se realizuje v registru, a to v rytmu hodinového kmitočtu přiváděného na vstup "clock" (vývod č. 2). Kmitočet - odpovídající požadované přenosové rychlosti b/s - je dán součinem hodnot P_1 a C_2 , přičemž změnou P_1 (tvořeného potenciometrovým trimrem víceotáčkového cermetového provedení) lze jej přesně nastavit. Kmitočtová stálost je ovšem dána jednak vynikajícími vlastnostmi časovače typu 555, jednak teplotními koeficienty kondenzátorů C_2 a C_3 . Pokud je požadováno, lze změnit přenosovou rychlost změnou kapacity kondenzátoru C_2 ; v daném případě odpovídá jeho hodnota - spolu s hodnotou P_1 - přenosové rychlosti 300 bitů/s = 300 Bd.

Hodinový výstup z časovače je též připojen na vstup druhého klopného obvodu (vývod č. 3 obvodu 1/2 74LS74). Ten přijímá sled transponovaných bitů, jež se též sériově objeví na jeho výstupu Q (č. 5), odkud budí tranzistor T_1 . K mazacímu vstupu č. 1 klopného obvodu je připojen RC člen složený z odporu R_1 a kondenzátoru C_1 , jenž zajišťuje definovaný stav klopného obvodu po připojení napájecího napětí +5 V. Tento klopný obvod zajišťuje dále, že startovací bit má vždy stejnou šířku jako ostatní bity signálu.

Paralelně-sériový převod začíná při nástupní (kladné) hraně strobovacího impulsu. Tím je generován nahrávací impuls "load" z výstupu N (č. 8), jehož trvání je vlivem zpětné vazby z výstupu posuvného registru Q (č. 9) do mazacího vstupu klopného obvodu R (č. 13) velmi krátké. (Tato skutečnost klade vysoké nároky na jakost strobovacího signálu, neboť jakékoliv zakmitání či hazardní špičky by vyvolaly komplikace převodu.)

Z kolektoru tranzistoru T_1 se snímá sériový signál s jedním startovacím bitem, sedmi datovými bity a jednotkovou úrovní stop-bitů pro každý znak. Vzhledem k tomu, že hodinový signál je stále přítomen, je na výstupu úroveň stop-bitu potud, pokud není vysílán další (nový) znak. Pomocí vstupu "break" je konečně možné připojit i shodně označené tlačítko klávesnice. Na obr. 67 je vyznačen průběh signálů ve vyznačených bodech.

Obdobné zapojení, umožňující však navíc změnu polarity synchronizačního signálu "strobe" a zadání i osmého bitu datového slova, je nakresleno na obr. 68. Na rozdíl od předcházejícího je zde použito dvou posuvných registrů, zapojených za sebou. Generátor taktu je zde opět realizován stabilním časovačem typu 555; členy, určující kmitočet, jsou opět kondenzátor C_2 a potenciometrový víceotáčkový trimr P_1 . V daném případě odpovídají jejich hodnoty přenosové rychlosti $9600 \text{ bit} \cdot \text{s}^{-1}$; pochopitelně lze použít i jinou přenosovou rychlost.

Posuvné registry - 2x 74LS165 - se nacházejí normálně v provozním stavu "posun" (shift); ten opouští pouze v okamžiku ukládání paralelních dat (load), vyvolaného změnou úrovně na vstupech č. 1 obou registrů, a to synchronizačním impulsem "strobe". Tento impuls je přiváděn přes hradlo XOR, čímž je možno snadno dosáhnout změny jeho polaroty v případě, že zdroj dat (např. klávesnice) generuje synchronizační impulsy v invertované formě. Pak stačí - pro dosažení požadované polaroty - jen přepnout spínač S_1 do druhé polohy.

Transponovaný signál je odebírán z výstupu N (vývod č. 7 druhého registru) a přes oddělovací rezistor R_1 přiváděn na dvojici tranzistorů T_1 a T_2 , která upravuje signál do úrovně RS-232C. Sériový signál začíná startovacím bitem nulové úrovně, po něm následuje sedm bitů pro vyjádření znaků ASCII. Osmý bit (paritní) může být v případě potřeby vložen přes vstup "break"; jinak má nulovou úroveň. Následující stop-bity jsou všechny jedničkové.

Pro eventuální aplikaci je uveřejněn i obrazec plošných spojů tohoto užitečného převodníku, jakož i pohled na rozložení součástí, obr. 69. Obvod IO_3 je osazen typem 74LS86, což je čtyřnásobný dvouvstupový člen pro realizaci exklusivního součtu. Jsou z něj však využity jen dva členy pro výše zmíněné funkce.

V.8. CMOS-RAM jako simulátor paměti EPROM

Zřejmě nebude třeba zvlášť zdůrazňovat, že jakýkoli mikropočítač či mikroprocesorový systém - byť i jen jednodüvelový - nemüže pracovat bez programu, ať již provozního (= monitor) či uživatelského (sestaveného jen pro řešení dané ülohy nebo pro řízení daného procesu). Program takovéhoho druhu bývá obvykle uložen v pevné paměti EPROM; jeho vývoj se děje přes návrh blokového schématu až do podrobného rozepsání algoritmu v assembleru či přímo ve strojovém kódu. Pokud je k dispozici tzv. vývojový systém, lze takto rozepsaný program "ladit", tzn. testovat spolu s odstraňováním případných syntak-

tických, popř. i sémantických chyb. Není-li však vývojový systém disponibilní, následuje přehrání rozepsaného programu - pomocí programátoru - do pevné paměti EPROM. Ukáže-li se však, že nahraný program nepracuje bezvadně nebo dle představ uživatele (nebo nepracuje vůbec, což je též možné), následuje vymazání paměti EPROM ultrafialovým světlem ve speciálním zařízení k tomu účelu koncipovaným - a po opravách algoritmu - nové nahraní v programátoru.

Obě etapy, tj. mazání i nahrávání pamětí EPROM - nemusí být vždy pro potenciálního uživatele nejschůdnější, a to z celé řady důvodů: programátor vývojově starších typů EPROM (2708 a 2704) nahrává daný obsah 50x se opakujícím pulsem o trvání max 1 ms, zatímco novější vícekapacitní paměti EPROM 2758 a 2716 vyžadují pro každý bit pouze jeden impuls, avšak o trvání 50 ms, paměti 2732 pak navíc impuls opačné polarity; programátory pro odlišné typy pamětí musí tedy respektovat zpravidla odlišné údaje výrobce. Navíc ne každý programátor je univerzální a je schopen nahrávat i nejnovější (velkokapacitní) typy (2764, 27128) - třeba jen proto, že v době jeho vzniku tyto ještě nebyly na trhu. Rovněž tak doba mazání (osvitu ultrafialovým světlem) jakož i intenzita osvitu se liší i u stejných typů různých výrobců; zpravidla se pohybuje kolem 20 minut, u těch "tvrdšíjnjších" činí doba ozáření (pro dosažení obsahu FFH u každého paměťového místa) až dvojnásobek.

Níže popsané zapojení poskytuje možnost odstranění případných komplikací, a to nahrazením pevné paměti EPROM úspornou (příkonově) pamětí RAM; tato - vzhledem k zanedbatelnému odběru (0,5 μ A) - může být dlouhodobě napájena z vlastního chemického zdroje. Tím je zajištěna proti ztrátě obsahu při vypnutí mikropočítače - pracuje tedy jako simulátor EPROM. Nicméně lze ji pochopitelně používat též jako RAM.

Navržené zapojení je uvažováno pro realizaci samostatného přípravku, který se připojuje k mikropočítači prostřednictvím 24pólové zástrčky, a to do patice určené pro paměť EPROM, včetně nezbytného vícežilového kablíku, obr. 70. Vlastní paměť

C-MOS, typ HM 6116-LP3 se nachází se svou patičí, diodou D, napájecí baterií, přepínačem a nezbytnými rezistory na malé destičce opatřené příslušnými plošnými spoji. Přepínač umožňuje - ve své poloze 1 - ochranu zápisu, takže program z paměti může být pouze čten, nikoli však přepsán. V poloze 2 - propojením vývodu "21" paměti s vedením signálu R/W - lze pochopitelně jak číst, tak i zapisovat.

Vzhledem k tomu, že použitá paměť má kapacitu 2 KB, může nahradit EPROM typu 2716 o téže kapacitě. Též je výhodné, že nabíjení zdroje - je-li použito např. nízkodmiových miniaturních článků - obstarává mikropočítač, do jehož patice EPROM je přípravek vložen. Aby však se akumulátor při vypnutí mikropočítače nevybíjel, je mu předřazena dioda D. Rezistor R23 omezuje nabíjecí proud akumulátoru na cca 5 mA. Zabezpečení proti statickým nábojům, jež by mohly ohrozit statickou paměť C-MOS, mají za úkol rezistory R1 až R22. Aby bylo dosaženo kompatibility s mnohdy odlišným zapojením špiček č. "18" a "20" patice EPROM daného mikropočítače, je u těchto dvou přípojí v přípravku pamatováno na možnost obměny prostřednictvím propojek. (Někdy je jeden z těchto vývodů spojen přímo se zemí, někdy jsou propojeny paralelně.)

Simulátor lze výhodně používat např. při plánovaném rozšiřování provozního monitoru, např. o diagnostické rutiny apod., kdy lze postupně, po nemnoha bytech odlaďovat jednotlivé podprogramy. A v tom tkví právě jeho neocenitelná přednost.

Nahrávat lze buď v jiném mikropočítači pouhým umístěním přípravku do odpovídající patice s 24 vývody - nebo přímo ve vyvíjeném systému, a to způsobem přímého přístupu do paměti (DMA) /45/.

V.9. Programátor paměti

V následujícím bude popsán jednoduchý programátor paměti, použitelný jak pro běžné typy 2758 a 2716, tak i pro velkokapacitní 2732 (4 KB). Na obr. 71 je zakresleno jeho zapojení:

spínači SA0 až SA10 (SA11) nastavuje se binárně adresa jednoho každého paměťového místa. Na svítivých diodách LD 0 až LD 7, umístěných za odděluječnými invertory (7404), lze kontrolovat binárně obsah jednotlivých buněk před a po nahrání.

Před vlastním nahráváním žádaného programu umístí se daná EPROM do příslušné patice (v zahraničí existují patice speciálně vyvinuté pro tento účel, které se vyznačují "nulovou silou" nutnou pro vložení či vyjmutí; to proto, že pákovým mechanismem lze kontaktní svírky rozevřít). Nyní se přepínačem Př. 1 nastaví použitý typ a pak již následuje nastavení osmibitové slabiky spínači SDO až SD7. Po nastavení adresy a data následuje stisknutí tlačítka PROG, umístěného ve vstupu klopného obvodu RS, jehož výstupním signálem je spuštěn monostabilní klopný obvod 74121. Ten na svém výstupu generuje impuls definované délky, tj. doporučených 50 ms. (Jeho délka je dána hodnotami C_p a R_p . Ještě před uvedením do provozu programátoru je nutné tuto prodlevu prověřit - nejlépe pomocí osciloskopu. Příliš dlouhý impuls by totiž mohl vést ke zničení paměti EPROM, příliš krátký pak k nenahrání či brzké ztrátě požadované informace.) Tímto impulsem se tedy do paměti EPROM nahraje vždy jedna slabika (= 1 byte). Ještě je nutno připomenout, že otevřená poloha spínačů dat a adresy odpovídá signálu "log 1", uzavřená pak "log 0". Tak je možné postupně nahrát na požadované adresy paměti předepsaná data programu.

Přepnutím přepínače Př. 2 z polohy "pgm" pro programování do polohy "rd" lze naprogramovaná data po adresách číst - ovšem nyní za nezbytného předpokladu, že všechny spínače SDi jsou otevřené. Pokud bylo použito paměti EPROM nové nebo s vymazaným obsahem (osvícením ultrafialovým světlem v mazacím zařízení), musí být obsah každé buňky roven "log.1", tzn., že každá slabika má obsah FFH. Pokud by tomu tak nebylo - což je možné namátkově kontrolovat popisovaným programátorem při poloze přepínače Př. 2 v poloze "rd" - pak nebylo mazání dostatečující, nebo je paměť vadná. Takovou pochopitelně nemá cenu

nahrávat novým programem; je proto vždy užitečné zkontrolovat alespoň část obsahu disponibilní paměti ještě před zahájením časově náročného ručního programování.

Na dalším vyobrazení jsou znázorněny časovací průběhy impulsů při programování dvoukilobyteových (2716) a čtyřkilobyteových (2732) pamětí; průběhy obou druhů se odlišují, obr. 72. U paměti 2716 - sdružený přepínač Př. 1 v dolní poloze - je před zahájením programovacího průběhu uložena úroveň "log. 1" na vstup $\overline{OE}$, čímž jsou výstupní budiče paměti uzavřeny (vývod č. 20). Na vstup V_{pp} , na němž se normálně nachází +5 V, je přiloženo současně programovací napětí cca +25 V, které za žádných okolností nesmí překročit hodnotu 26 V - vývod č. 21. Uvolňující vstup $\overline{CE}/PGM$ (vývod č. 18) leží zatím na nule, a teprve po stisku programovacího tlačítka obdrží úroveň +5 V na dobu 50 ms, čímž je ukončeno nahrání jedné slabiky.

U paměti 2732 - přepínač Př. 2 v horní poloze - je programování odlišné. Vzhledem k tomu, že vývod č. 21 je vstupem pro adresní vedení A_{11} , je zde V_{pp} sloučen s $\overline{OE}$ (č. 20). Je-li tedy $\overline{OE}$ na nule, jsou uvolněny datové výstupy pro čtení; je-li však na tento vývod přiloženo napětí +25 V, je obvod připraven k programování. Současně však musí vstup $\overline{CE}$ nést jako klidový signál úroveň +5 V, která - po stisku programovacího tlačítka PROG - je na dobu 50 ms změněna na 0 V. Z uvedeného je patrné, že polarita programovacího pulsu 50 ms je pro 2732 právě opačná než pro 2716! Čtyřkilobytové paměti se tedy programují záporným pulsem, odebíraným z výstupu "1" obvodu 74121.

V.10. Školní mikropočítač

Závěrem této části uvádíme zapojení jednoduchého jednodusového mikropočítače, určeného pro školící účely, jehož sestava je na obr. 73. Mimo mikroprocesor Z80 - IO_1 je osazen ještě deseti integrovanými obvody, nutnými k jeho funkci (IO_2 až IO_{11}), sedmi tranzistory sedmissegmentového osmimístného displeje (T_1 až T_7) včetně nezbytné 24 tlačítkové klávesnice.

Indikace adresy, dat a případných sdělení obsluze je prováděna na zmíněném displeji, kde jednotlivé segmenty jsou prostřednictvím kanálu PA stykového obvodu 8255 (IO_{10}) propojovány s datovou sběrnicí. Tak je možno vytvářet na displeji i stilisovaná písmena sdělení, jako např.: Error, run apod. Rovněž tlačítka jsou propojována přes kanál PC a klíčovací obvod IO_{11} s datovou sběrnicí; jsou tedy spolu s ukazateli (8x TIL 702) periodicky ošetřovány mikroprocesorem, pochopitelně na základě vhodného programového vybavení. Kanál PB je volný - k dispozici uživateli. Kapacita programové paměti EPROM (pětivoltového typu 2758) činí 1 KB, stejnou kapacitu má i paměť dat RAM (2x 2114). Selekcí čipů zajišťuje IO_5 (3205 = 74LS138) při neúplném dekodování. Řídící signály $\overline{IOWR}$, $\overline{IORD}$, $\overline{MEMW}$ a $\overline{MEMR}$ jsou získávány z CPJ prostřednictvím jednoduché logiky obvodem IO_8 .

Generátor taktu je běžného typu a je osazen obvodem MH74S04, dva inventory tohoto obvodu slouží též k úpravě resetovacího signálu pro CPU a - v opačné polaritě - i pro stykový obvod 8255. Pomocí IO_7 je možné - vzhledem k použitému krystalu a typu CPJ - volit poloviční či čtvrtinový kmitočet pro takt. Paměť dat je možné bezproblematicky rozšířit o 6 KB, přičemž výběr čipů pak zajišťují signály $\overline{CS}_1$ až $\overline{CS}_6$. Pro rozšíření je vhodné použít pamětí C-MOS, zálohovaných z vlastního chemického zdroje, a to pro uchování vložených dat zkušebních programů. Pak odpadne někdy nejisté nahrávání a zpětné čtení z magnetofonu.

Příloha 1

ROZDĚLENÍ ŠESTNÁCTIKILOBYTOVÉ PAMĚTI PO STRÁNKÁCH⁺⁺

nultá 0000-00FF	první 0100-01FF	druhá 0200-02FF	třetí 0300-03FF	1. KB
čtvrtá 0400-04FF	pátá 0500-05FF	šestá 0600-06FF	sedmá 0700-07FF	2. KB
osmá 0800-08FF	devátá 0900-09FF	desátá 0A00-0AFF	jedenáctá 0B00-0BFF	3. KB
dvanáctá 0C00-0CFF	třináctá 0D00-0DFF	čtrnáctá 0E00-0EFF	patnáctá 0F00-0FFF	4. KB
šestnáctá 1000-10FF	sedmnáctá 1100-11FF	osmnáctá 1200-12FF	devatenáctá 1300-13FF	5. KB
dvacátá 1400-14FF	jednadvacátá 1500-15FF	22. 1600-16FF	třiadvacátá 1700-17FF	6. KB
24. 1800-18FF	25. 1900-19FF	26. 1A00-1AFF	27. 1B00-1BFF	7. KB
28. 1C00-1CFF	29. 1D00-1DFF	30. 1E00-1EFF	31. 1F00-1FFF	8. KB
32. 2000-20FF	33. 2100-21FF	34. 2200-22FF	35. 2300-23FF	9. KB
36. 2400-24FF	37. 2500-25FF	38. 2600-26FF	39. 2700-27FF	10. KB
40. 2800-28FF	41. 2900-29FF	42. 2A00-2AFF	43. 2B00-2BFF	11. KB
44. 2C00-2CFF	45. 2D00-2DFF	46. 2E00-2EFF	47. 2F00-2FFF	12. KB
48. 3000-30FF	49. 3100-31FF	50. 3200-32FF	51. 3300-33FF	13. KB
52. 3400-34FF	53. 3500-35FF	54. 3600-36FF	55. 3700-37FF	14. KB
56. 3800-38FF	57. 3900-39FF	58. 3A00-3AFF	59. 3B00-3BFF	15. KB
60. 3C00-3CFF	61. 3D00-3DFF	62. 3E00-3EFF	63. 3F00-3FFF	16. KB

⁺⁺1 stránka = 256 bytů, 4 stránky = 1024 bytů = 1 KB

Příloha 2

ROZDĚLENÍ ŠEDESÁTČTYŘKILOBYTOVÉ PAMĚTI PO KILOBYTECH
V ŠESTNÁCTKOVÉM (HEX) A DESÍTKOVÉM VYJÁDŘENÍ

1	0000-03FF 0-1023	2	0400-07FF 1023-2047	3	0800-0BFF 2048-3071	4	0C00-0FFF 3072-4095
5	1000-13FF 4096-5119	6	1400-17FF 5120-6143	7	1800-1BFF 6144-7167	8	1C00-1FFF 7168-8191
9	2000-23FF 8192-9215	10	2400-27FF 9216-10239	11	2800-2BFF 10240-11263	12	2C00-2FFF 11264-12287
13	3000-33FF 12288-13311	14	3400-37FF 13312-14335	15	3800-3BFF 14336-15359	16	3C00-3FFF 15360-16383
17	4000-43FF 16384-17407	18	4400-47FF 17408-18431	19	4800-4BFF 18432-19455	20	4C00-4FFF 19456-20479
21	5000-53FF 20480-21503	22	5400-57FF 21504-22527	23	5800-5BFF 22528-23551	24	5C00-5FFF 23552-24575
25	6000-63FF 24576-25599	26	6400-67FF 25600-26623	27	6800-6BFF 26624-27647	28	6C00-6FFF 27648-28671
29	7000-73FF 28672-29695	30	7400-77FF 29696-30719	31	7800-7BFF 30720-31743	32	7C00-7FFF 31744-32767
33	8000-83FF 32768-33791	34	8400-87FF 33792-34815	35	8800-8BFF 34816-35839	36	8C00-8FFF 35840-36863
37	9000-93FF 36864-37887	38	9400-97FF 37888-38911	39	9800-9BFF 38912-39935	40	9C00-9FFF 39936-40959
41	A000-A3FF 40960-41983	42	A400-A7FF 41984-43007	43	A800-ABFF 43008-44031	44	AC00-AFFF 44032-45055
45	B000-B3FF 45056-46079	46	B400-B7FF 46080-47103	47	B800-BBFF 47104-48127	48	BC00-BFFF 48128-49151
49	C000-C3FF 49152-50175	50	C400-C7FF 50176-51199	51	C800-CBFF 51200-52223	52	CC00-CFFF 52224-53247
53	D000-D3FF 53248-54271	54	D400-D7FF 54272-55295	55	D800-DBFF 55296-56319	56	DC00-DFFF 56320-57343
57	E000-E3FF 57344-58367	58	E400-E7FF 58368-59391	59	E800-EBFF 59392-60415	60	EC00-EFFF 60416-61439
61	F000-F3FF 61440-62463	62	F400-F7FF 62464-63487	63	F800-FBFF 63488-64511	64	FC00-FFFF 64512-65535

Pozn.: v prvním řádku je vždy šestnáctkové vyjádření,
v druhém řádku je vždy desítkové vyjádření.

Literatura

- /1/ Klein, R.D.: Mikrocomputer Hard - und Softwarepraxis, Franzis' Verlag, München - 1981.
- /2/ Klein, R.D.: Mikrocomputer selbstgebaut und programmiert, Franzis' Verlag, München - 1984.
- /3/ Wieseemann, R.: Minimal-Computer mit Z80-CPU, mc 1/82, str. 71 až 75.
- /4/ Ciarcia, St.: Comm-80 Adapted to ZX80, BYTE June 1983, str. 462.
- /5/ Ciarcia, St.: Build Your Own Z80 Computer, BYTE Books/McGraw-Hill, Peterborough New Hampshire - 1981.
- /5/ Brinkhus, H.B. - Schneider, W.: Einfaches Interface zwischen dynamischen RAMs und Z80-Systemen, Elektronik 11/1981, str. 62 až 64.
- /6/ Blank, H. - Schmidt, H.J.: Z80 ersetzt CPUs der 808/8085-Familie, Elektronik 19/81, str. 71 až 74.
- /7/ Lorig, K.D.: 64k on the 16k Dynamic RAM card, Elektor, september 1983, str. 29 až 31.
- /8/ H. B.: Parallele Schnittstellen /IEC - oder IEEE - Bus?/, CHIP 3/1983, str. 221.
Was ist eine RS 232 C?, CHIP 3/1983, str. 233
- /9/ Sergel, K.H.: CP/M - eine Sache mit Zukunft, mc 1/1982, str. 76 až 79.
- /10/ Klein, R.D.: CP/M - ein Betriebssystem für jedermann, mc 1/1983, str. 42 až 42, mc 2/83, str. 35 až 36, mc 3/83, str. 37 až 38, mc 4/83, str. 38 až 40, mc 5/83, str. 52 až 53, mc 6/83, str. 68 až 70, mc 7/83, str. 42 až 46, mc 8/82, str. 29 až 31.
- /11/ Joepgen, H.G.: Microshell - Ergänzung zu CP/M, mc 5/83, str. 66 až 67.
- /12/ Schwenk, K.L.: Kopierprogramm für CP/M. mc 9/83, str. 69.
- /13/ Klein, R.D.: Der mc-CP/M Computer, mc 9/82, str. 22 až 27, mc 10/82, str. 44 až 48,
Der mc-Monitor zum mc-Computer, mc 10/82, str. 74 až 80,

- Der mc-Floppy-Controller für CP/M, mc 11/82,
str. 73 až 77,
CP/M-Anpassung und Floppy-Routinen, mc 11/82,
str. 48 až 54,
Nachträge zum mc-CP/M-Computer, mc 2/83,
str. 55 až 56.
- /14/ Heidenreich, U.: Z80-Code - schwerer Code?, mc 10/83,
str. 96.
- /15/ Hasselberg, M.: 422 neue Z80-Befehle, mc 1/82, str. 27.
- /16/ Rybák, Vl.: IMS-2 - význam a ovládání základních spojovacích funkcí, Sdělovací technika 11/83, str. 407 až 409.
- /17/ Kanis, W.: Der Z80-EMUF, Preiswerter Einplatinen-Computer, mc 4/83, str. 112 až 115.
- /18/ Schwarz, W. - Meyer, G. - Eckhardt, D.: Mikrorechner, Wirkungsweise, Programmierung, Applikation, VEB Verlag Technik, Berlin 1981 (2. vydání).
- /19/ Barden, W.Jr.: Z-80 Microcomputer Design Project, Howard W. Sams & Co., Inc., Indianapolis, Indiana - 1980.
- /20/ Seul, A.: RAM/EPROM card for the Z80, Elektor, may 1982, str. 5-51 až 5-53.
- /21/ Mester, R. - Götz, U.: Z80-A CPU card ...for the Polyformant, Elektor, may 1982, str. 5-28 až 5-31.
- /22/ Riepe, J.: Einzelschrittschaltung für den Mikroprozessor Z80, Elektronik 24/79, str. 100.
- /23/ Kol.: Einführung in die Mikroprozessortechnik, Texas Instruments Learning Center, Freising - 1977.
- /24/ Osborne, A.: Einführung in die Mikrocomputertechnik, te-wi Verlag G mbH, München - 1978.
- /25/ Hyan, J.T.: Mikroprocesor Z80 - Ročenka sdělovací techniky '84, kapitola 7: mikroprocesory a mikropočítače, str. 155 až 158, SNTL Praha - 1984.
- /26/ Hyan, J.T.: Úvod do mikroprocesorové techniky - problematika uplatňování mikropočítačů v uživatelské sféře ASŘTP, Dům techniky ČSVTS Praha, 2. vyd. 1984.

- /27/ Hyan, J.T.: Akustický výstup mikropočítačů, Automatizace 7/81, str. 187 až 191.
- /28/ Hyan, J.T.: Videointerface mikropočítačů, Automatizace 2/80, str. 53 až 56.
- /29/ Hyan, J.T. a kol.: Mikroprocesory a mikropočítače, příloha časopisu Amatérské radio, 1/82 až 10/82.
- /30/ Blatný, J. - Křišťoufek, K. - Pokorný, Z. - Kolenička, J.: Číslicové počítače, SNTL/Alfa, Praha-1980.
- /31/ Fadrhons, J.: Mikroprocesory Z80, 8085 a NSC 800, 1. část, Sdělovací technika 2/82, str. 259 až 261, 2. část: Sdělovací technika 8/82, str. 301 až 304.
- /32/ Z80 - Nanocomputer Training System, firemní literatura fy SGS/ATES, Agrate Brianza - 1979.
- /33/ Pelka, H.: Praxis mit Mikroprozessoren, 2. Aufl., München, Franzis' Verlag GmbH - 1980.
- /34/ Nichols, A.E. - Nichols, J.C. - Rony, P.E.: Z-80, Einführung und Programmierung, Elektor Verlag GmbH, Gangelst - 1979.
- /35/ Kubař, Z.: Mikropočítačový systém z NDR /U880D = Z80/, Sdělovací technika 8/82, str. 299 až 300.
- /36/ Dědina, B. - Valášek, P.: Mikroprocesory a mikropočítače, 2. vyd. SNTL Praha - 1983.
- /37/ Z80 Microcomputer Device Family, Z80 Micro Applications, Microcomputer Components Data Book, str. 7 až 254, firemní literatura fy MOSTEK, MK79778, Carroltown - 1979.
- /38/ MK 3880 Control Processing Unit, Z80 Microcomputer devices, Technical Manual fy MOSTEK, No.MK78505, Carroltown - 1977, Texas.
- /39/ Z80-KIT Einfach-Computer und Lernsystem, firemní literatura fy KONTRON Elektronik GmbH, Eching b.München - 1979.
- /40/ Klein, Michael: Z80 Applikationen, Frazis' Verlag GmbH, München - 1980.
- /41/ Carr, J.J.: Z80 Users Manual, Reston Publishing Company Inc., Reston, Virginia - 1980.

- /42/ Hyan, J.T.: Krokování mikroprocesoru Z80, Ročenka sdělo-
vací techniky '85, kap. 7, SNTL - Praha
/v tisku/.
- /43/ Zaks, R.: Programmierung des Z80, SYBEX-Verlag GmbH,
4. vydání, Düsseldorf - 1983.
- /44/ Klein, R.D.: Mini-Floppy-Anschluss für den mc-CP/M
Computer, mc 2/1983, str. 66 až 73.
- /45/ Pelka, H.: Praxis mit Mikroprozessoren, kapt.: Modul
für direkten Speicherzugriff, str. 112 až
119, Franzis Verlag GmbH, München 1980.
- /46/ Schurig, E.: Parallele Ein-/Ausgabe mit dem Mikroprozes-
sor Z80, Elektronik 3/1980, str. 81 až 83.
- /47/ Zaks, R.: Mikroprozessor Interface Techniken, 3. vydání,
SYBEX-Verlag GmbH, Düsseldorf - 1983.
- /48/ Zaks, R.: CP/M Handbuch mit MP/M, Sybex-Verlag GmbH,
Düsseldorf 1981.
- /49/ Zaks, R.: Chip und System, Einführung in die Mikropro-
zessoren-Technik, SYBEX-Verlag GmbH, Düssel-
dorf 1983.
- /50/ Brendle, M.: Ein-/Ausgabe-Bus für Mikrocomputer, Elektro-
nik 3/1980, str. 84 až 85.
- /51/ Paolo, H.: Z80-EMUF steuert Selbstbau-Plotter, mc2/1284,
str. 88 až 92.
- /52/ Gaulke, E.: Z80-EMUF als Spooler, mc 10/1983.
- /53/ AN.: Technical manual for serial I/O controller, MK
3884/MK 3885, Mostek Corp. Carrolltown -
1979, firemní literatura, No MK 78583.
- /54/ AN.: Mikroprocesorový systém 8080, ZP-ČSVTS Tesla Piešťa-
ny, září 1978 (překlad příručky fy Siemens)
- /55/ AN.: Mikrorechnerschaltkreise der II. Leistungsklasse,
VEB Funkwerk Erfurt, katalog č. Ag 05-87-80
W-V-2-1.
- /56/ Rybák, V.: IMS-2 - Sběrnice a přenos zpráv, Sdělovací
technika 9/1983, str. 327 až 329.
- /57/ Klein, M.: Ein einfacher IEC-Bus-Monitor, Elektronik
2/1980.


- /58/ Unger, G.: IEC-Bus-Kopplungsgerät für Digitalvoltmeter, Elektronik 17/1979, str. 39 až 46.
- /59/ Richert, U.: IEC-Bus-Interface für Prozessrechner, Elektronik 12/1976, str. 58 až 62.
- /60/ Uher, L.: Programovatelná přepojovací jednotka pro IMS-2 - přijímačová část, Sdělovací technika 5:1980, str. 173 až 174.
- /61/ Math, I.: Math's Notes, CQ October 1979, str. 73 až 74.
- /62/ IN.: Interface für uP-Systeme, Schnittstelle zwischen Mikrocomputer und Elektterminal, Elektor Mai 1979, str. 5-47 až 5-49.
- /63/ AN.: Elektterminal: Video-Interface. 1024 Zeichen auf dem TV-Bildschirm, Elektor Dezember 1978, str. 12-42 až 12-50.
- /64/ Plate, J.: Schnittstellen, Bindeglied zur Peripherie, mc 7/83, str. 30 až 33.
- /65/ Stiny, L.: V.24 - ganz einfach, mc 7/1983, str. 34 až 35.
- /66/ Langer, S.: Die Schnittstelle RS-232 - Beschreibung und Anwendung, mc 9/1982, str. 28.
- /67/ AN.: Z80 CPU simulator, Elektor April 1984, str. 4-45 až 4-48.
- /68/ Jeschke, H.: Sprache aus dem MZ-80, mc 7/1983, str. 71.
- /69/ Tireford, H.: Die Adressierungsarten bei Mikroprozessoren, Elektronik 12/1976, str. 49 až 53.
- /70/ Müller, R.: Pozor na rozdílný význam příznaku parity u mikroprocesorů 8080 a Z80, Sdělovací technika 5/84, str. 163 až 164.
- /71/ Hyan, J.T.: Provozní systém CP/M, AR A 9/1984 - vložka mikroelektroniky.
- /72/ Hyan, J.T.: Trendy rozvoje osobních mikropočítačů, sborník I ze semináře "Mini - mikro '84", pořádaného ČSVTS Praha a DT - Praha, 1984.
- /73/ Hyan, J.T.: Zesilovače sběrnic, AR A 9/1984 - vložka mikroelektroniky.
- /74/ Hyan, J.T.: Stykové obvody PIO a SIO, Ročenka sdělovací techniky '86, kapitola 7: mikroprocesory a mikropočítače, SNTL - Praha (v tisku).

/75/ Šrotýř, M.: Optoelektronické vazební členy ve vstupních
a výstupních obvodech mikropočítačů. Auto-
matizace 12/1980, str. 325 až 328.

OBRAZKY A TABULKY



ARCHITEKTURA MIKROPROCESORU Z80



Obr. 1

USPOŘÁDÁNÍ REGISTRŮ MIKROPROCESORU Z80

hlavní skupina registrů vedlejší skupina registrů

střadač A	P	střadač A'	P'
B	C	B'	C'
D	E	D'	E'
H	L	H'	L'


víceúčelové registry

INTERRUPT VECTOR I	MEMORY REFRESH R
INDEX, REGISTR IX	
INDEX, REGISTR IY	
PROGRAMOVÝ ČITÁČ PC	
UKAZATEL ZÁSOBNÍKU SP	

registry pro speciální použití


Obr. 2

FUNKCE VÝVODŮ MIKROPROCESORU Z80




Obr. 3a

POUZDRO MIKROPROCESORU Z80 A OZNAČENÍ JEHO VÝVODŮ




Obr. 3b

ČASOVÁNÍ INSTRUKČNÍHO CYKLU




Obr. 4

PRŮBĚH STROJNÍHO CYKLU M1




Obr. 5

PRŮBĚH STROJNÍHO CYKLU M1 S VYČKÁVACÍMI STAVY T_w




Obr. 6

PRŮBĚH CYKLU ČTENÍ A ZÁPISU DO PAMĚTI




Obr. 7

PRODLOUŽENÉ CYKLY ČTENÍ A ZÁPISU O VÝČKÁVACÍ STAVY T_w




Obr. 8

PRŮBĚH CYKLU KOMUNIKACE S V/V ZAŘÍZENÍMI




Obr. 9

PRODLOUŽENÉ CYKLY KOMUNIKACE S V/V ZAŘÍZENÍM O VYČKÁVACÍ STAVY TV




Obr. 10

PRŮBĚH CYKLU UVOLNĚNÍ SBĚRNIC



Obr. 11


PRŮBĚH CYKLU ŽÁDOSTI O PŘERUŠENÍ



Obr. 12


Mode 0

PRŮBĚH CYKLU NEMASKOVATELNÉHO PŘERUŠENÍ



Obr. 14

PRŮBĚH CYKLU ZA STAVU "HALT"



Obr. 15

Tabulka č. 3 - Operační kódy instrukcí výměny

		IMPLIED ADDRESSING					
		AF	BC, DE & HL	HL	IX	IX	IY
IMPLIED	AF	08					
	BC, DE & HL		D9				
	DE			EB			
REG. INDIR.	(SP)			E3	DD E3	FD E3	

Tabulka č. 4 - Operační kódy instrukcí blokového přenosu

		zdroj	
		REG. INDIR.	(HL)
místo určení	REG. INDIR.	(DE)	ED A0
			'LDI' - Load (DE) ← (HL), Inc HL & DE, Dec BC
			ED B0
			'LDIR' - Load (DE) ← (HL), Inc HL & DE, Dec BC, Repeat until BC = 0
			ED A8
			'LDD' - Load (DE) ← (HL), Dec HL & DE, Dec BC
			ED B8
			'LDDR' - Load (DE) ← (HL), Dec HL & DE, Dec BC, Repeat until BC = 0

Reg HL points to source
Reg DE points to destination
Reg BC is byte counter

Tabulka č. 5 - Operační kódy instrukcí vyhledávání

SEARCH LOCATION	
REG. INDIR.	(HL)
ED A1	'CPI' Inc HL, Dec BC
ED B1	'CPIR' Inc HL, Dec BC repeat until BC = 0 or find match
ED A9	'CPD' Dec HL & BC
ED B9	'CPDR' Dec HL & BC Repeat until BC = 0 or find match

HL points to location in memory to be compared with accumulator contents
BC is byte counter

Tabulka č. 6 - Operační kódy osmibitových aritmetických a logických instrukcí

	zdroj							REG. INDIR.	INDEXED	IMMED.	
	REGISTER ADDRESSING										
	A	B	C	D	E	H	L	(HL)	(IX+d)	(IY+d)	n
'ADD'	87	80	81	82	83	84	85	86	DD 86 d	FD 86 d	C6 n
ADD w CARRY 'ADC'	8F	88	89	8A	8B	8C	8D	8E	DD 8E d	FD 8E d	CE n
SUBTRACT 'SUB'	97	90	91	92	93	94	95	96	DD 96 d	FD 96 d	D6 n
SUB w CARRY 'SBC'	9F	98	99	9A	9B	9C	9D	9E	DD 9E d	FD 9E d	DE n
'AND'	A7	A0	A1	A2	A3	A4	A5	A6	DD A6 d	FD A6 d	E6 n
'XOR'	AF	A8	A9	AA	AB	AC	AD	AE	DD AE d	FD AE d	EE n
'OR'	B7	B0	B1	B2	B3	B4	B5	B6	DD B6 d	FD B6 d	F6 n
COMPARE 'CP'	BF	B8	B9	BA	BB	BC	BD	BE	DD BE d	FD BE d	FE n
INCREMENT 'INC'	2C	04	0C	14	1C	24	2C	34	DD 34 d	FD 34 d	
DECREMENT 'DEC'	3D	05	0D	15	1D	25	2D	35	DD 35 d	FD 35 d	

Tabulka č. 7 - Operační kódy instrukcí registrů A a F

Decimal Adjust Acc, 'DAA'	27
Complement Acc, 'CPL'	2F
Negate Acc, 'NEG' (2's complement)	ED 44
Complement Carry Flag, 'CCF'	3F
Set Carry Flag, 'SCF'	37

Tabulka č. 8 - Operační kódy šestnáctibitových aritmetických instrukcí zdroj


		BC		DE		HL		SP		IX		IY	
misto určení	'ADD'	HL	08	18	28	38							
		IX	DD 09	DD 19		DD 39	DD 29						
		IY	FD 09	FD 19		FD 39				FD 29			
	ADD WITH CARRY AND SET FLAGS 'ADC'		HL	ED 4A	ED 5A	ED 6A	ED 7A						
	SUB WITH CARRY AND SET FLAGS 'SBC'		HL	ED 42	ED 52	ED 62	ED 72						
	INCREMENT 'INC'			0C	1C	2C	3C	DD 23	DD 23	FD 23			
	DECREMENT 'DEC'			0B	1B	2B	3B	DD 2B	DD 2B	FD 2B			

zdroj a umístění

typ
rotace
či po-
suvu

	A	E	C	D	E	H	L	(HL)	(IX+8)(Y+4)
RLC	07	00	01	02	03	04	05	06	08
RRC	0F	08	09	0A	0B	0C	0D	0E	0F
RL	17	10	11	12	13	14	15	16	18
RR	1F	18	19	1A	1B	1C	1D	1E	1F
SLA	27	20	21	22	23	24	25	26	28
SRA	2F	28	29	2A	2B	2C	2D	2E	2F
SLL	37	30	31	32	33	34	35	36	38
SRL	3F	38	39	3A	3B	3C	3D	3E	3F
WLD								ED	EF
WRD								ED	EF

	A
RCA	07
RCA	0F
RLA	17
RRA	1F



Tabulka č. 9 - Operační kódy příkazů rotace a posuvu

Tabulka č. 10 - Operační kódy manipulace s bity

		REGISTER ADDRESSING										REG. INDEX	INDEXED
		A	B	C	D	E	H	L	(HL)	(IX+8)	(Y+4)		
TEST BIT	0	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	1	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	2	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	3	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	4	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	5	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	6	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	7	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
RESET BIT	0	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	1	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	2	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	3	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	4	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	5	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	6	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	7	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
SET BIT	0	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	1	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	2	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	3	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	4	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	5	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	6	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A
	7	07	08	09	0A	0B	0C	0D	0E	0F	08	09	0A

podmínka

		UN- COND.	CARRY	NON CARRY	ZERO	NON ZERO	PARITY EVEN	PARITY ODD	SIGN NEG	SIGN POS	SIGN B=0
JUMP 'JP'	IMMED. EXT.	nn	C5 nn n	DA nn n	D2 nn n	CA nn n	C2 nn n	EA nn n	E2 nn n	FA nn n	F2 nn n
JUMP 'JR'	RELATIVE	PC+e	18 e-2	38 e-2	30 e-2	28 e-2	20 e-2				
JUMP 'JP'		(HL)	EB nn n								
JUMP 'JP'	REG. INDIR.	(IX)	DD E9								
JUMP 'JP'		(IY)	FD E9								
'CALL'	IMMED. EXT.	nn	CD nn n	DC nn n	D4 nn n	CC nn n	C4 nn n	EC nn n	E4 nn n	FC nn n	F4 nn n
DECREMENT B, JUMP IF NON ZERO 'DJNZ'	RELATIVE	PC+e									10 e-2
RETURN 'RET'	REGISTER INDIR.	(SP) (SP+1)	C9 nn n	D8 nn n	D0 nn n	C8 nn n	C0 nn n	E8 nn n	E0 nn n	F8 nn n	F0 nn n
RETURN FROM INT 'RETI'	REG. INDIR.	(SP) (SP+1)	ED 4D								
RETURN FROM NON MASKABLE INT 'RETN'	REG. INDIR.	(SP) (SP+1)	ED 45								

**NOTE—CERTAIN
FLAGS HAVE MORE
THAN ONE PURPOSE**

Tabulka č. 11 - Operační kódy skoků, volání
a návratů

adresa portu

		IMMED.	REG. INDIR.
		n	(C)
OP kód		A	DB ED 78
		B	ED 40
		C	ED 48
		D	ED 50
		E	ED 58
		H	ED 60
		L	ED 68
			ED A2
			ED 82
			ED AA
			ED BA

příkazy
blokové-
ho vstu-
pu

Tabulka č. 12 - OP kódy
restartu

Tabulka č. 13 - OP kódy vstupu

zdroj

		REGISTER								REG. IND.
			A	B	C	D	E	H	L	(HL)
'OUT'	IMMED.	n	D3							
	REG. IND.	(C)	ED 79	ED 41	ED 49	ED 51	ED 59	ED 61	ED 69	
'OUTI' - OUTPUT Inc HL, Dec b	REG. IND.	(C)								ED A3
'OTIR' - OUTPUT, Inc HL, Dec B, REPEAT IF B≠0	REG. IND.	(C)								ED B3
'OUTD' - OUTPUT Dec HL & B	REG. IND.	(C)								ED A5
'OTDR' - OUTPUT, Dec HL & B, REPEAT IF B≠0	REG. IND.	(C)								ED B5

příkazy
blokové-
ho výstu-
pu

adresa
určeného portu

Tabulka č. 14 - Operační kódy výstupu

'NOP'	00	
'HALT'	75	
DISABLE INT ('DI')	F3	
ENABLE INT ('EI')	FB	
SET INT MODE 0 'IM0'	ED 46	8080A MODE
SET INT MODE 1 'IM1'	ED 56	CALL TO LOCATION 0038 _H
SET INT MODE 2 'IM2'	ED 5E	INDIRECT CALL USING REGISTER I AND B BITS FROM INTERRUPTING DEVICE AS A POINTER.

Tabulka č. 15 - Operační kódy řízení

Tabulka č. 16 - Souhrn operací ovlivňujících příznakové bity

příkaz	D7				D0			komentář	
	S	Z	H	P/V	N	C			
ADD A; ADCA;	1	1	X	1	X	V	0	1	8-bit add or add with carry
SUB; SBCA; CP; NEG	1	1	X	1	X	V	1	1	8-bit subtract, subtract with carry, compare and negate accumulator
AND;	1	1	X	1	X	P	0	0	Logical operations
OR; XOR;	1	1	X	0	X	P	0	0	
INC;	1	1	X	1	X	V	0	•	8-bit increment
DEC;	1	1	X	1	X	V	1	•	8-bit decrement
ADD DD, SS	•	•	X	X	X	•	•	1	16-bit add
ADC HL, SS	•	•	X	X	X	V	0	1	16-bit add with carry
SBC HL, SS	•	•	X	X	X	V	1	1	16-bit subtract with carry
RLA; RLCA; RRA; RRCA	•	•	X	0	X	•	0	1	Rotate accumulator
RL; RLC; RR; RRC;	1	1	X	0	X	P	0	1	Rotate and shift locations
SLA; SRA; SRL;									
RLD; RRD	1	1	X	0	X	P	0	•	Rotate digit left and right
DAA	1	1	X	1	X	P	•	1	Decimal adjust accumulator
CPL	•	•	X	1	X	•	1	•	Complement accumulator
SCF	•	•	X	0	X	•	0	1	Set carry
CCF	•	•	X	X	X	•	0	1	Complement carry
IN r, (C)	1	1	X	0	X	P	0	•	Input register indirect
INI; IND; OUT; OUTD	X	1	X	X	X	X	1	•	Block input and output
INIR; INDR; OTIR; OTDR	X	1	X	X	X	X	1	•	Z = 0 if B ≠ 0 otherwise Z = 1
LDI; LDD	X	X	X	0	X	1	0	•	Block transfer instructions
LDIR; LDDR	X	X	X	0	X	0	0	•	P/V = 1 if BC ≠ 0, otherwise P/V = 0
CPI; CPIR; CPD; CPDR	X	1	X	X	X	1	1	•	Block search instructions
									Z = 1 if A = (HL), otherwise Z = 0
									P/V = 1 if BC ≠ 0, otherwise P/V = 0
LD A, I; LD A, R	1	1	X	0	X	IFF	0	•	The content of the interrupt enable flip-flop (IFF) is copied into the P/V flag
BIT b, s	X	1	X	1	X	X	0	•	The state of bit b of location s is copied into the Z flag


Legenda:

- C - bit přenosu, C = 1, jestliže nejvýznačnější bit operandu či výsledku generuje přenos
- Z - bit nuly, Z = 1, jestliže výsledek operace je nula
- S - bit znaménka, S = 1, jestliže nejvýznačnější bit výsledku je jedničkový
- P/V - bit parity/přeplnění, P/V = 1, jestliže výsledek operace má sudou paritu, P/V = 0 při liché paritě, P/V = 1, jestliže výsledek operace generuje přeplnění
- H - bit polovičního přenosu, H = 1, jestliže operace odčítání či přičítání generuje výpůjčku či přenos do D4 stádače
- N - bit příznaku sčítání/odčítání. N = 1, jestliže předcházející bylo odčítání
 - bit je ovlivněn výsledkem operace
 - bit je nezměněn operací
- O - příznakový bit je operací nulován
- I - příznakový bit je operací nahozen
- X - bit je nedefinován
- V - bit P/V ve funkci indikátoru přeplnění
- P - bit P/V ve funkci indikátoru parity
- r - některý z registrů A, B, C, D, E, H, L
- s - osmibitové umístění
- ss - šestnáctibitové umístění
- ii - některý z dvou indexových registrů IX či IY
- R - osvěžovací registr
- n - osmibitová hodnota v rozmezí 0 až 255
- nn - šestnáctibitová hodnota v rozmezí 0 až 65 535



Tabulka č. 17 - Účinek různých instrukcí na dvojici
uvolňovacích klopných obvodů přerušení

činnost-příkaz	IFF ₁	IFF ₂	pozn.
nulování CPJ (reset)	0	0	
"DI"	0	0	
"EI"	1	1	
"LDA,I"	.	.	IFF ₂ P/V
"LDA,R"	.	.	IFF ₂ P/V
přijem signálu NMI	0	.	
"RETN"	IFF ₂	.	IFF ₂ IFF ₁
přijem signálu INT	0	0	
"RETI"	.	.	


"." vyjadřuje stav beze změny




Obr. 16




Z80 SIO



Obr. 19



Obr. 20



Tab. č. 18 - Registry zápisu

WRITE REGISTER 0

D7	D6	D5	D4	D3	D2	D1	D0	
				0	0	0		REGISTER 0
				0	0	1		REGISTER 1
				0	1	0		REGISTER 2
				0	1	1		REGISTER 3
				1	0	0		REGISTER 4
				1	0	1		REGISTER 5
				1	1	0		REGISTER 6
				1	1	1		REGISTER 7
0	0	0	0					NULL CODE
0	0	1						SEND ABORT (SDLC)
0	1	0						RESET EXT. STATUS INTERRUPTS
0	1	1						CHANNEL RESET
1	0	0						RESET RxINT ON FIRST CHARACTER
1	0	1						RESET TxINT PENDING
1	1	0						ERROR RESET
1	1	1						RETURN FROM INT (CH-A-ONLY)
0	0							NULLCODE
0	1							RESET Rx CRC CHECKER
1	0							RESET Tx CRC GENERATOR
1	1							RESET SENDING CRC SYNC LATCH

WRITE REGISTER 1

D7	D6	D5	D4	D3	D2	D1	D0	
								EXT. INT ENABLE
								Tx INT ENABLE
								STATUS AFFECTS VECTOR (CH-8-ONLY)
0	0							Rx INT DISABLE
0	1							Rx INT ON FIRST CHARACTER ONLY
1	0							INT ON ALL Rx CHARACTERS (PARITY AFFECTS VECTOR)
1	1							INT ON ALL Rx CHARACTERS (PARITY DOES NOT AFFECT VECTOR)
								WAIT/READY ON R/T
								WAIT FN/READY FN
								WAIT/READY ENABLE

WRITE REGISTER 2*

D7	D6	D5	D4	D3	D2	D1	D0	
								V0
								V1
								V2
								V3
								V4
								V5
								V6
								V7

INTERRUPT VECTOR

*CAN ONLY BE WRITTEN INTO CHANNEL B

WRITE REGISTER 3

D7	D6	D5	D4	D3	D2	D1	D0	
								Rx ENABLE
								SYNC CHARACTER
								LOAD INHIBIT
								ADDRESS SEARCH MODE (SDLC)
								Rx CRC ENABLE
								ENTER HUNT MODE
								AUTO ENABLES
0	0							Rx 5 BITS/CHARACTER
0	1							Rx 7 BITS/CHARACTER
1	0							Rx 6 BITS/CHARACTER
1	1							Rx 8 BITS/CHARACTER


WRITE REGISTER 4

D7	D6	D5	D4	D3	D2	D1	D0	
								PARITY ENABLE
								PARITY EVEN/ODD
				0	0			SYNC MODES ENABLE
				0	1			1 STOP BIT/CHARACTER
				1	0			1½ STOP BITS/CHARACTER
				1	1			2 STOP BITS/CHARACTER
				0	0			8 BITS SYNC CHARACTER
				0	1			16 BIT SYNC CHARACTER
				1	0			SDLC MODE (01111110 SYNC FLAG)
				1	1			EXTERNAL SYNC MODE
0	0							X1 CLOCK MODE
0	1							X16 CLOCK MODE
1	0							X32 CLOCK MODE
1	1							X64 CLOCK MODE


WRITE REGISTER 5

D7	D6	D5	D4	D3	D2	D1	D0	
								Tx CRC ENABLE
								RTS
								SDLC/CRC-16
								Tx ENABLE
								SEND BREAK
0	0							Tx 5 BITS (OR LESS)/CHARACTER
0	1							Tx 7 BITS/CHARACTER
1	0							Tx 6 BITS/CHARACTER
1	1							Tx 8 BITS/CHARACTER
								DTR

WRITE REGISTER 6




WRITE REGISTER 7




Tab. 8. 19 - Úteč registry


READ REGISTER 0




READ REGISTER 2 (Channel B Only)




READ REGISTER 1




Z80-CTC



Obr. 22




Obr. 21




Obr. 23

Zapojení malého systému s obvody série Z80

Z80-DMA



Obr. 24



Obr. 25

	D7	D6	D5	D4	D3	D2	D1	D0	HEX
1 Command Byte 1A Sets the DMA to receive Block length and Port A address and sets direction of transfer	0 Group 1	1 Blk Length Upper Follows	1 Blk Length Lower Follows	0 No Port A Upper Addr Follows	1 Port A Lower Addr Follows	1 A*B	0 1 1A Transfer No Search	0 1 6D	
2 Port A Address Lower 8-bits	0	0	0	0	0	1	0 1	0 1	01
3 Block Length Lower 8-bits	0	0	0	0	0	0	0 0	0 0	00
4 Block Length Upper 8-bits	0	0	0	1	0	0	0 0	0 0	10
5 Command Byte 1B Defines Port A as peripheral with fixed addresses	0 Group 1	0 No Timing Follows	1 Fixed Addresses	X	1 Port is IO	0 This is Port "A"	0 0 1B	0 0 14	
6 Command Byte 1B Defines Port B as a memory with incrementing addresses	0 Group 1	0 No Timing Follows	0 Address Changes	1 Address Increments	0 Port is Memory	1 This is Port "B"	0 0 1B	0 0 14	
7 Command Byte 2B Sets mode to burst, sets DMA to expect Port B starting address	1 Group 2	1 Burst Mode	0	0 No Int Cont Byte Follows	1 Port B Upper Addr Follows	1 Port B Lower Addr Follows	0 1 2B	0 1 CD	
8 Port B Address Lower 8-bits	0	1	0	1	0	0	0 0	0 0	50
9 Port B Address Upper 8-bits	0	0	0	1	0	0	0 0	0 0	10
10 Command Byte 2C Sets Ready Active High	1 Group 2	X	0 No Auto Restart	0 No wait States	1 Rdy Active High	X	1 0 2C	1 0 CF	
11 Command Byte 2D loads starting addresses and resets block counter	1 Group 2	1 Load	0	0 Load	1	1	1 1 2A	1 1 CF	
12 Command Byte 2D Enables DMA to start operation	1 Group 2	0	0	0	0	1	1 1 2D	1 1 87	
ENABLE DMA									

Tab. č. 20 - Příklad programování obratu DMA

Z80-COMBO

5V

data 8

adresy 8

řazení 4

řazení přerušování 3

logika vnitřního řízení

logika řízení přerušování

RAM 16Kx8

seriový výstup

řadič A

řadič B

externí přerušování

+Vcc

SD

ST

clock

INT0

ZCA

ZPB

INT 1

INT 2

INT 3

Obr. 26

additions
přeručení CPJ

dataři
přeručení CPJ

fixování čipu

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR

časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22

A0
A1
A2
A3
A4
A5
A6
A7
D0
D1
D2
D3
D4
D5
D6
D7
M1
IORQ
MREQ
RD
WR
CSM
CS10

24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0


36
35
26
31
30
29
28
27
25
11
34
33
32
38
20
37

INT0
ZDA
ZCB
INT1
INT2
INT3
SI
SO
Sclck
RESET
INT
IEI
IEO
VDD
VSS
VRR


časovač A
časovač B
externí
kanály
přeručení
seriový
I/O
PORT
Fizení
přeručení
Fizení

24
19
18
17
16
12
13
14
15
6
5
4
3
2
1
0
20
21
23
24
7
8
10
9
22


A0
A1
A2
A3
A4



Obr. 28



$D/R = H \Rightarrow A \rightarrow B$
 $L \Rightarrow B \rightarrow A$




$strobe = H \Rightarrow A \rightarrow B$
 $L \Rightarrow B = \text{latch}$


Obr. 35




74LS240




74LS242




74LS241




74LS243



74LS244




74LS245




$\bar{E}$	DIR	FUNKCE
L	L	data z B do A
L	H	data z A do B
H	X	vysokoimpedančni

Obr. 32


74LS365





74LS366



74LS367




74LS368




Obr. 31

MH 3216/26





Obr. 33

MH3212




Obr. 34






Obr. 36





Obr. 38

EPROM 2756	EPROM 27128	SRAM 5564	SRAM 4864	SRAM 2764	SRAM 2732	SRAM 4816	SRAM 4802	SRAM 6116	SRAM 2716	SRAM 4118
V _{PP}	V _{PP}	NC	RFS	V _{PP}	RFS					
A12	A12	A12	A12	A12	NC					
A7	A7	A7	A7	A7	A7	A7	A7	A7	A7	A7
A6	A6	A6	A6	A6	A6	A6	A6	A6	A6	A6
A5	A5	A5	A5	A5	A5	A5	A5	A5	A5	A5
A4	A4	A4	A4	A4	A4	A4	A4	A4	A4	A4
A3	A3	A3	A3	A3	A3	A3	A3	A3	A3	A3
A2	A2	A2	A2	A2	A2	A2	A2	A2	A2	A2
A1	A1	A1	A1	A1	A1	A1	A1	A1	A1	A1
A0	A0	A0	A0	A0	A0	A0	A0	A0	A0	A0
D0	D0	D0	D0	D0	D0	D0	D0	D0	D0	D0
D1	D1	D1	D1	D1	D1	D1	D1	D1	D1	D1
D2	D2	D2	D2	D2	D2	D2	D2	D2	D2	D2
D3	D3	D3	D3	D3	D3	D3	D3	D3	D3	D3





SRAM 4118	EPROM 2716	SRAM 6116	SRAM 4802	SRAM 2816	SRAM 4816	SRAM 2732	SRAM 2764	SRAM 4864	SRAM 5564	SRAM 27128	SRAM 27256
				V _{CC}	V _{CC}	V _{CC}	V _{CC}	V _{CC}	V _{CC}	V _{CC}	V _{CC}
				WE	WE	PGM	WE	R/W	PGM	A14	
V _{CC}	V _{CC}	V _{CC}	V _{CC}	V _{CC}	CS	V _{CC}	NC	CS	CE2	A13	A13
A8	A8	A8	A8	A8	A8	A8	A8	A8	A8	A8	A8
A9	A9	A9	A9	A9	A9	A9	A9	A9	A9	A9	A9
WE	U _{PP}	WE	WE	V _{PP}	NC	A11	A11	A11	A11	A11	A11
OE	OE	OE	OE	OE	OE	V _{PP}	OE	OE	OE	OE	OE
I	A10	A10	A10	A10	A10	A10	A10	A10	A10	A10	A10
CE	OE	CE	CE	CE	CE	CE	CE	CE	CE	CE	CE
D7	D7	D7	D7	D7	D7	D7	D7	D7	D7	D7	D7
D6	D6	D6	D6	D6	D6	D6	D6	D6	D6	D6	D6
D5	D5	D5	D5	D5	D5	D5	D5	D5	D5	D5	D5
D4	D4	D4	D4	D4	D4	D4	D4	D4	D4	D4	D4
D3	D3	D3	D3	D3	D3	D3	D3	D3	D3	D3	D3

2516
Texas Instruments
2716
other manufacturers




2532

2732




2708




Pin-arrangement

V_{CC} = + 5 V
V_{BE} = - 5 V
V_{DD} = +12 V
V_{PP} = + 5 V in stand-by mode
+25 V in programming mode
A₀ ... A_n = Address inputs
D₀ ... D₇ = Data in- and outputs
CS = Chip Select
CE = Chip Enable
OE = Output Enable
PD = Power Down


obr. 37




Obr. 39



Obr. 40




7486 1/4



$$Y = A \oplus B = \overline{A}B + A\overline{B}$$


Ai	Bi	Yi	Yi - 74LS266
L	L	L	H
L	H	H	L
H	L	H	L
H	H	L	H



open collector


$$Y = \overline{A \oplus B} = \overline{\overline{A}B + A\overline{B}}$$

Obr. 41







7486 ≡ 74LS136 *

* open




Obr. 42






OBT. 45






Obr. 47




Obr. 48




Обр. 50








Obecné umístění provozního systému CP/M v operační paměti mikropočítače




Formát řídícího bloku souboru FCB - file control block








Obr. 59



Obr. 60




(a)




(b)


Obr. 61




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60




Obr. 60





Obr. 60




Obr. 60







Obr. 63




Obr. 64




Obr. 65




Obr. 66



Obr. 67



Obr. 68



Obr. 69



Název publikace: MIKROPROCESOR Z80 A JEHO APLIKACE

Zpracoval: Kolektiv autorů

Stran: 234 Náklad: 95 výtisků Formát: A 5

Číslo publikace: DT 2823

Vydal a vytiskl: Dům techniky ČSVTS Praha,
Gorkého nám. 23, Praha 1 112 82

Rok vydání: 1984 DT 01 - 540/84

Bez jazykové úpravy DT